初步规格。
有些内容如有变更，恕不另行通知。
三菱的LSI
MH16S64APHB -6 ， -7 ， -8
1,073,741,824位（ 16777216 - WORD 64位）同步DRAM
描述
该MH16S64APHB是16777216 - 字由64位
同步DRAM模块。这个由八个
行业标准16Mx8同步DRAM
TSOP和在一个industory标准的EEPROM
TSSOP封装。
TSOP的上边缘卡双安装
直插式封装提供了任何场合下，
高密度和大量内存的
所需。
这是一个套接字类型 - 内存模块，适用
为便于交换或增加模块。
85pin
1pin
94pin
95pin
10pin
11pin
特点
频率
-6
-7
-8
133MHz
100MHz
100MHz
CLK访问时间
（组件SDRAM ）
5.4ns(CL=3)
6.0ns(CL=2)
6.0ns(CL=3)
124pin
125pin
40pin
41pin
采用业界标准的16M ×8 SY nchronous的DRAM
采用TSSOP TSOP和行业标准的EEPROM
168针（ 84脚双列直插式封装）
单3.3V ± 0.3V电源
马克斯。时钟频率-6： 133MHz的， -7,8- ： 100MHz的
完全同步操作参考时钟
上升沿
通过BA0,1控制的4个银行工作（银行地址）
/ CAS延时： 2/3 （可编程）
突发长度 - 1/2/ 4/8 /全页（可编程）
突发类型 - 顺序/交错（可编程）
列存取 - 随机
自动预充电/所有银行预充电控制
通过A10
自动刷新和自刷新
4096刷新周期/ 64ms的
LVTTL接口
分立IC和模块的设计符合
PC100 / PC133规范。
168pin
84pin
应用
PC主内存
MIT-DS-0377-0.1
三菱
电
( 1 / 55 )
17.Mar.2000
初步规格。
有些内容如有变更，恕不另行通知。
三菱的LSI
MH16S64APHB -6 ， -7 ， -8
1,073,741,824位（ 16777216 - WORD 64位）同步DRAM
PIN号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
引脚名称
VSS
DQ0
DQ1
DQ2
DQ3
VDD
DQ4
DQ5
DQ6
DQ7
DQ8
VSS
DQ9
DQ10
DQ11
DQ12
DQ13
VDD
DQ14
DQ15
NC
NC
VSS
NC
NC
VDD
/WE0
DQMB0
DQMB1
/S0
NC
VSS
A0
A2
A4
A6
A8
A10
BA1
VDD
VDD
CK0
PIN号
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
引脚名称
VSS
NC
/S2
DQMB2
DQMB3
NC
VDD
NC
NC
NC
NC
VSS
DQ16
DQ17
DQ18
DQ19
VDD
DQ20
NC
NC
NC
VSS
DQ21
DQ22
DQ23
VSS
DQ24
DQ25
DQ26
DQ27
VDD
DQ28
DQ29
DQ30
DQ31
VSS
CK2
NC
WP
SDA
SCL
VDD
PIN号
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
引脚名称
VSS
DQ32
DQ33
DQ34
DQ35
VDD
DQ36
DQ37
DQ38
DQ39
DQ40
VSS
DQ41
DQ42
DQ43
DQ44
DQ45
VDD
DQ46
DQ47
NC
NC
VSS
NC
NC
VDD
/ CAS
DQMB4
DQMB5
NC
/ RAS
VSS
A1
A3
A5
A7
A9
BA0
A11
VDD
CK1
NC
PIN号
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
引脚名称
VSS
CKE0
NC
DQMB6
DQMB7
NC
VDD
NC
NC
NC
NC
VSS
DQ48
DQ49
DQ50
DQ51
VDD
DQ52
NC
NC
NC
VSS
DQ53
DQ54
DQ55
VSS
DQ56
DQ57
DQ58
DQ59
VDD
DQ60
DQ61
DQ62
DQ63
VSS
CK3
NC
SA0
SA1
SA2
VDD
NC =无连接
MIT-DS-0377-0.1
三菱
电
( 2 / 55 )
17.Mar.2000
初步规格。
有些内容如有变更，恕不另行通知。
三菱的LSI
MH16S64APHB -6 ， -7 ， -8
1,073,741,824位（ 16777216 - WORD 64位）同步DRAM
框图
/S0
DQMB0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQMB1
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
/S2
DQMB2
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQMB3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQM / CS
DQM / CS
DQM / CS
DQM / CS
DQMB4
DQM / CS
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
0
1
2
3
4
5
6
7
D0
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQMB5
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
0
1
2
3
4
5
6
7
D4
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
D1
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQM / CS
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
D5
DQMB6
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
0
1
2
3
4
5
6
7
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQMB7
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
0
1
2
3
4
5
6
7
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DQM / CS
DQM / CS
D2
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
0
1
2
3
4
5
6
7
D6
D3
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
0
1
2
3
4
5
6
7
D7
CK0
/ RAS
/ CAS
/ WE
BA0 ， BA1 ， A<11 ： 0>
VCC
VSS
D0 - D7
D0 - D7
D0 - D7
D0 - D7
D0 - D7
D0 - D7 CKE0
CK2
CK1
4SDRAMs + 3.3pF帽。
4SDRAMs + 3.3pF帽。
CK3
串行PD
D0 - D7
SCL
WP
47K
A0
A1
A2
SDA
SA0 SA1 SA2
MIT-DS-0377-0.1
三菱
电
( 3 / 55 )
17.Mar.2000
初步规格。
有些内容如有变更，恕不另行通知。
三菱的LSI
MH16S64APHB -6 ， -7 ， -8
1,073,741,824位（ 16777216 - WORD 64位）同步DRAM
串行存在检测表一
字节
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
函数来描述
定义写入字节数为串行内存模块MFGR
总字节数SPD内存设备的
基本内存类型
在本届大会＃行地址
在本届大会＃列地址
在本次大会＃模块银行
本次大会的数据宽度...
...数据宽度延续
本届大会的电压接口标准
CYCLETIME SDRAM的最大支持CAS延迟（ CL ） 。
-6
-7,-8
-6
-7,-8
SPD enrty数据
128
256字节
SDRAM
A0-A11
A0-A9
1BANK
x64
0
LVTTL
7.5ns
10ns
5.4ns
6ns
非奇偶校验
SPD数据（十六进制）
80
08
04
0C
0A
01
40
00
01
75
A0
54
60
00
80
08
00
01
8F
04
06
01
01
00
0E
A0
A0
D0
60
60
70
00
00
17
14
0F
14
17
14
2D
32
周期时间CL = 3
从SDRAM的时钟访问
TAC的CL = 3
DIMM配置类型（无奇偶校验，奇偶校验， ECC ）
刷新率/类型
SDRAM的宽度，主要DRAM
错误检查SDRAM的数据宽度
自刷新（ 15.625uS ）
x8
不适用
1
1/2/ 4/8 /全页
4bank
2/3
0
0
非缓冲的，非注册
全部预充电，自动预充电
-6
-7
-8
最小时钟延迟，背靠背随机列地址
突发长度支持
每个SDRAM器件＃银行
CAS ＃延迟
CS ＃延迟
写入延迟
SDRAM模块属性
SDRAM的设备属性：一般
SDRAM的周期时间（第二最高的CAS延迟）
周期时间CL = 2
10ns
10ns
13ns
6ns
6ns
7ns
不适用
24
SDRAM访问形式的时钟（第二最高的CAS延迟）
-6
-7
-8
TAC的CL = 2
25
26
27
28
29
30
SDRAM的周期时间（最高3 CAS延迟）
SDRAM访问形式的时钟（最高3 CAS延迟）
预充电到Active最低
行有效至行主动敏。
RAS到CAS的延迟敏
至预充电敏
-6
-7,-8
-6
-7,-8
-6
-7,-8
-6
-7,-8
不适用
22.5ns
20ns
15ns
20ns
22.5ns
20ns
45ns
50ns
MIT-DS-0377-0.1
三菱
电
( 4 / 55 )
17.Mar.2000
初步规格。
有些内容如有变更，恕不另行通知。
三菱的LSI
MH16S64APHB -6 ， -7 ， -8
1,073,741,824位（ 16777216 - WORD 64位）同步DRAM
串行存在检测表二
31
32
33
模块每家银行的密度
命令和地址信号输入建立时间
命令和地址信号输入保持时间
-6
-7,-8
-6
-7,-8
128MByte
1.5ns
2ns
0.8ns
1ns
1.5ns
2ns
0.8ns
1ns
选项
转1.2B
检查总和-6
检查总和-7
检查总和-8
20
15
20
08
10
15
20
08
10
00
12
B5
16
56
1CFFFFFFFFFFFFFF
01
02
03
04
4D483136533634415048422D362020202020
4D483136533634415048422D372020202020
4D483136533634415048422D382020202020
34
35
36-61
62
63
数据信号输入建立时间
数据信号输入保持时间
超集信息（可能在将来使用）
SPD修订
校验和字节0-62
-6
-7,-8
-6
-7,-8
64-71
72
生产每JEP - 108E JEDEC的ID代码
生产地点
三菱
三好，日本
田岛，日本
NC ， USA
德国
MH16S64APHB-6
73-90
制造商零件编号
MH16S64APHB-7
MH16S64APHB-8
91-92
93-94
95-98
99-125
126
修改代码
生产日期
装配序列号
生产的具体数据
Intetl规格频率
-6,-7
-8
PCB版本
年/星期代码
编号
选项
100MHz
CL=2/3,AP,CK0,2
CL=3,AP,CK0,2
开放
rrrr
YYWW
ssssssss
00
64
AF
AD
00
127
128+
英特尔规范CAS ＃延迟支持
未使用的存储位置
MIT-DS-0377-0.1
三菱
电
( 5 / 55 )
17.Mar.2000
QQ：2880707522 复制
