MFRC530
ISO / IEC 14443 A读卡器IC
版本3.3 - 2010年7月6日
057433
产品数据表
公众
1.引言
本数据手册描述了MFRC530集成电路（ IC）的功能。它
包括功能性和电气规范，并从系统和硬件
观点提供了有关如何设计，在设备的详细信息。
备注：
该MFRC530支持MIFARE经典， MIFARE 1K的所有变体和
MIFARE 4K射频识别协议。为了提高可读性本数据手册中，
MIFARE经典， MIFARE 1K和MIFARE 4K产品和方案具备通用的
MIFARE名字。
2.概述
该MFRC530是高度集成的读卡器IC非接触一个新的家庭成员
在13.56MHz通信。这家家庭式读卡器IC提供：
先进的调制和解调的被动非接触式通信
各种各样的方法和协议
与CLRC632 ， MFRC500 ， MFRC531和SLRC400引脚兼容性
支持的ISO / IEC 14443 A的所有协议层
接收器模块提供了一个强大而高效的解调/解码电路
实现兼容的应答器信号（见
第31页的第9.10节） 。
该
数字模块，管理完整的ISO / IEC 14443 A标准帧和错误
检测（奇偶和CRC ） 。此外，它支持快速CRYPTO1安全算法
认证的MIFARE产品（见
第37页的第9.13节） 。
内置发射模块（第
9.9第28页）
可以直接驱动的天线
设计为接近工作距离在100毫米范围没有任何额外的有源
电路。
并行接口可以直接连接到任何8位微处理器，以确保
读取器/终端的设计灵活性。此外，串行外设接口（SPI）的相容性
支持（见
第9页9.1.4节） 。
恩智浦半导体
MFRC530
ISO / IEC 14443 A读卡器IC
3.特点和优势
3.1一般
高度集成的模拟电路进行解调和解码卡响应
缓冲的输出驱动器允许使用最小的外部天线连接
组件
接近操作距离可达至100mm
支持ISO / IEC 14443 A标准，部分1至4
支持MIFARE双界面卡IC和MIFARE经典协议
CRYPTO1和安全非易失性内部密钥存储器
与CLRC632 ， MFRC500 ， MFRC531和SLRC400引脚兼容
内部地址锁存和IRQ线并行微处理器接口
灵活的中断处理
自动检测微处理器并行接口类型
64字节的发送和接收FIFO缓冲器
硬复位与低功耗功能
软件触发掉电模式
可编程定时器
唯一的序列号
用户可编程的启动配置
面向比特和字节为导向框架
独立的电源引脚的模拟，数字和发射模块
低相位抖动优化的内部振荡器缓冲器使13.56 MHz的石英
连接
时钟频率滤波
3.3 V至5 V工作电压变送器在短距离和接近应用
3.3 V或5 V工作电压的数字量模块
4.应用
电子支付系统
识别系统
门禁系统
用户服务
银行系统
数字内容的系统
MFRC530_33
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2010保留所有权利。
产品数据表
公众
版本3.3 - 2010年7月6日
057433
2 115
恩智浦半导体
MFRC530
ISO / IEC 14443 A读卡器IC
7.框图
NWR
10
NRD
11
NCS
9
ALE
21
A0 A1 A2
22 23 24
AD0到AD7 / D0到D7
13 14 15 16 17 18 19 20
电压
MONITOR
和
电源
检测
25
12
DVDD
DVSS
并行接口控制
（包括自动接口检测和SYNCHRONISATION ）
FIFO控制
64字节FIFO
状态机
命令寄存器
RESET
控制
可编程定时器
控制寄存器
银行
中断控制
CRC16/CRC8
生成并检查
掉电
控制
31
2
RSTPD
IRQ
32
×
16-BYTE
EEPROM
EEPROM
ACCESS
控制
并行/串行转换器
位计数器
MASTER KEY BUFFER
奇偶校验生成和检查
帧生成并检查
位解码
32位的伪
随机数发生器
位编码
3
4
CRYPTO1单位
串行数据转换器
电平转换器
MFIN
MFOUT
振幅
等级
参考
电压
相关
和
位解码
时钟
代，
滤波和
分配
1
振荡器
32
26
OSCIN
OSCOUT
AVDD
AVSS
类似物
TEST
多路复用器
I- CHANNEL
扩音器
I- CHANNEL
解调器
Q信
扩音器
Q信
解调器
Q- CLOCK
GENERATION
电源
检测
28
发射机控制
GND
GND
V
5
TX1
7
TX2
6
TVDD
001aaj629
V
30
VMID
27
AUX
29
RX
8
TVSS
图1 。
MFRC530框图
MFRC530_33
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2010保留所有权利。
产品数据表
公众
版本3.3 - 2010年7月6日
057433
4 115
恩智浦半导体
MFRC530
ISO / IEC 14443 A读卡器IC
8管脚信息
OSCIN
IRQ
MFIN
MFOUT
TX1
TVDD
TX2
TVSS
NCS
1
2
3
4
5
6
7
8
9
32 OSCOUT
31 RSTPD
30 VMID
29 RX
28 AVSS
27 AUX
26 AVDD
25 DVDD
24 A2
23 A1
22 A0 / nWait为
21 ALE / AS / nAStrb变
20 D7 / AD7
19 D6 / AD6
18 D5 / AD5
17 D4 / AD4
001aam353
MFRC530
NWR / R / NW / NWRITE 10
NRD / NDS / nDStrb变11
DVSS 12
AD0 / D0 13
AD1 / D1 14
AD2 / D2 15
AD3 / D3 16
图2 。
MFRC530引脚配置
8.1引脚说明
表3中。
针
1
引脚说明
符号
OSCIN
TYPE
[1]
I
描述
振荡器/时钟输入：
晶体振荡器输入到振荡器的反相放大器
外部生成的时钟输入; F
CLK （分机）
= 13.56 MHz的
2
3
4
[2]
5
6
7
8
9
10
[3]
IRQ
MFIN
MFOUT
TX1
TVDD
TX2
TVSS
NCS
NWR
R /纳瓦
NWRITE
11
[3]
NRD
NDS
nDStrb变
O
I
O
O
P
O
G
I
I
I
I
I
I
I
中断请求：产生一个输出信号中断事件
ISO / IEC 14443 A MIFARE串行数据接口输入
串行数据ISO / IEC 14443 A输出
发射器1调制载波输出; 13.56 MHz的
为TX1和TX2输出级变送器供电
发射器2调制载波输出; 13.56 MHz的
地面发射的TX1和TX2输出级
不芯片选择输入，用于选择和激活MFRC530的微处理器
接口
不写输入产生选通脉冲信号将数据写入到MFRC530
寄存器，当施加到引脚D0到D7
读未写输入用于读或写周期之间切换
不写输入选择要被执行的读或写周期
不读取输入产生选通脉冲信号，用于从MFRC530读数据
寄存器，当施加到引脚D0到D7
没有数据选通输入产生的选通信号的读写周期
没有数据选通输入产生的选通信号的读写周期
MFRC530_33
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2010保留所有权利。
产品数据表
公众
版本3.3 - 2010年7月6日
057433
5 115
QQ：2881677436 复制
