ЭЛЕКТРИЧЕСКИ СТИРАЕМОЕ ПЕРЕПРОГРАММИРУЕМОЕ ПЗУ
MDA2061/2062
ФУНКЦИОНАЛЬНОЕ ОПИСАНИЕ.
Операции с памятью
В½утре½½ее адрес½ое простра½ство памяти ½аходится в
пределах от адреса
#128
до адреса
#255.
Адреса
#4
и
#14
выпол½яют
специаль½ые
фу½кции.
Чте½ие
и
программирова½ие осуществляется посредством
IM-ши½ы.
Чтобы прочесть слово да½½ых, в первую очередь
½еобходимый адрес памяти долже½ быть введе½ в
адрес½ый
регистр
памяти.
Это
осуществляется
последователь½ым введе½ием через 1М-ши½у адреса
#128
(или #132
при задействова½ии вывода ОРТ при НИЗКОМ
уров½е ½а выводе
IMI
с последующим введе½ием адреса
памяти
(сиг½ал IMI
раве½
"I" ） 。
Указа½½ая последова-
тель½ость
действий
образует
оди½оч½ую
операцию
обраще½ия посредством
IM-ши½ы.
После уста½овки адрес½ого регистра возмож½о считыва½ие
да½½ых из памяти. Считыва½ие осуществляется передачей
посредством
IM-ши½ы
адреса
#129 (или #133
при
задействова½ии вывода ОРТ) при НИЗКОМ уров½е ½а
выводе
IMI 。
Сразу после этого, при ВЫСОКОМ уров½е ½а
выводе
IMI
свывода 1Mb的будетпроизводиться
последователь½ая
передача
соответствующего
8-
разряд½ого содержимого памяти.
Перепрограммирова½ие
участка
памяти
(8-разряд½ого
слова)-происходит в два этапа, которые оди½аковы за
исключе½ием ввода слова да½½ых.
Первый этап: в выбра½½ом участке памяти все разряды
уста½авливаются в
"I" ;
Второй этап: программирова½ие ½еобходимого слова
да½½ых
в выбра½½ый участок памяти.
На первом этапе, ½еобходимый адрес памяти вводится так,
как было описа½о выше при описа½ии процесса чте½ия
да½½ых. Затем передается через
IM-ши½у
адрес
#131 (или
#135
при задействова½ии вывода ОРТ) при НИЗКОМ
уров½е ½а вывод
IMI ，
затем при ВЫСОКОМ уров½е ½а
выводе
IMI ，
передается слово да½½ых
255D,
то есть все
разряды уста½авливаются в
"I" 。
Сразу после этого в½утри
микросхемы
½ачи½ается
проверка
правиль½ости
программирова½ия, в тече½ие около 16 периодов тактовой
частоты памяти
(1
кГц). В тече½ие этого време½и
микросхема ½аходится в состоя½ии
"За½ято",
все входы
заблокирова½ы от воздействия ½а программирова½ие за
исключе½ием входа
水库。
При НИЗКОМ уров½е ½а выводе
水库
прерывается любая операция программирова½ия,
которая проводится в это время. О состоя½ии
"За½ято"
мож½о запросить. прочитав первый разряд по адресу
#14.
ЕДИНИЦА в этом разряде оз½ачает, что программирова½ие
еще продолжается. При вводе адреса
#14
следует всегда
запрашивать состоя½ие первого разряда.
При чте½ии ячеек памяти с другими адресами во время
состоя½ия
"За½ято"
с выхода
IMD
будут выдаваться
ошибоч½ые
(лож½ые)
да½½ые. Изме½е½ие адреса во время
состоя½ия
"За½ято"
½е будет изме½ять содержимого
адрес½ого регистра памяти. Попытка ½ачать следующую
операцию программирова½ия во время состоя½ия
"За½ято",
также ½е будет иметь успеха.
После
перерыва
½а
проверку
программирова½ия
½ормаль½ая работа может быть возоб½овле½а, ½апример,
выпол½е½ием второго шага программирова½ия, то есть
записи
½еобходимого
8-битового
слова да½½ых в
соответствующую ячейку памяти. Если ½еобходимо, мож½о
перезаписать соответствующий адрес памяти. Также как ½а
первом этапе передается адрес
#131 (или #135
при
задействова½ии вывода ОРТ), за которым следует
½еобходимое
8-разряд½ое
слово да½½ых. Поте½циал входа
IMI
изме½яется в той же последователь½ости, как и
ра½ее. Микросхема в½овь будет проверять правиль½ость
программирова½ия
(срав½е½ия
программ½ой
последователь½ости), как это было описа½о выше. После
паузы да½½ые могут быть в½овь перепрограммирова½ы.
Резервирова½ие
Микросхема
MDA2061/2062
содержит
схему, которая
позволяет поме½ять до двух строк в матрице памяти,
каждая из которых содержит
4
байта памяти, ½а резерв½ые
строки
SR1
и
SR2.
Подста½овка может быть сдела½а
пользователем.
Чтобы приготовить к работе строку
SR1.
ячейка памяти с
адресом 192 долж½а содержать
5
младших з½ачащих
разрядов тех адресов памяти, которые иде½тифицируют
строку, подлежащую заме½е. Кроме того. пятый разряд
следует уста½овить рав½ым
"О" ，
что оз½ачает работу строки
SR1 （ См 。
Рис. 1).
Чтобы подготовить для работы
SR2
ячейка памяти с
адресом
#160
долж½а быть уста½овле½а а½алогич½о ячейке
#192.
После активизации заме½а строк выпол½яется чте½ием
содержимого ячеек памяти с адресами
#
192 и
#
160. Это
пере½осит и½формацию из э½ерго½езависимой матрицы
памяти в э½ергозависимые регистры. Важ½о запом½ить, что
регистры очищаются
(разряд 5
уста½авливается в
"1")
НИЗКИМ уров½ем сиг½ала
水库。
Поэтому, любые изме½е½ия
уров½я сиг½ала
水库
с НИЗКОГО ½а ВЫСОКИЙ долж½ы
½емедле½½о сопровождаться чте½ием ячеек памяти с
адресами
#192
и
#160.
что вызывает перезапись
и½формации в регистр.
Строка
SR2
может быть заме½е½а ½а
SR1,
тогда как стока
SR1
½а
SR2 -
½ет. Строки
SR1
и
SR2
½аходятся в части
матрицы памяти, которая ½е защищается сиг½алом
S.
Ячейки адресов памяти
#192
и
#160
½аходятся в
защищаемой части памяти.
Тестирова½ие
Микросхема
MDA2061/2062
содержит схему, пред½аз½аче½-
½ую для обеспече½ия тестирова½ия различ½ых фу½кций.
Путем программирова½ия да½½ых в ячейке с адресом
#4
микросхема переключается в оди½ или большее число
режимов тестирова-
Защ ищ е½½ая матрица
Программируемая матрица памяти имеет защище½½ую
часть. Ячейки садресами с
#128-#134, #160-#166, #192-#198
и
#224 - #230
могут программироваться, если сиг½ал^ имеет
ВЫСОКИЙ урове½ь. Таким образом эта часть памяти
защище½а
от
½еса½кцио½ирова½½ого
перепрограммирова½ия даже, если лож½ая и½формация
при½имается
через
(М-ши½у.
Осталь½ая
часть
программируемой матрицы памяти ½ защище-
227
QQ：2881677436 复制
