82C50A
引脚说明
符号
DISTR ，
DISTR
针
数
22
21
TYPE
I
I
活跃
水平
H
L
描述
DATA IN频闪， DATA IN频闪： DISTR ， DISTR读取输入其中的原因
该82C50A将数据输出到数据总线（ D0-D7 ） 。该数据输出取决于
由地址选择的寄存器输入端A0 ，A1，A2 。片选输入CS0 ，
CS1，CS2使DISTR ， DISTR输入。
唯一的活性DISTR或DISTR ，而不是两个，是用来从82C50A接收数据
在读出操作。如果DISTR被用作读出输入， DlSTR应该连接
高。如果DISTR被用作有效的读输入， DISTR应接低电平。
DOSTR ，
DOSTR
19
18
I
I
H
L
DATA OUT频闪， DATA OUT频闪： DOSTR ， DOSTR是写输入端，
造成从数据总线（ D0-D7 ）的数据要被输入到所述82C50A 。数据输入DE-
则是根据由所述的地址输入端A0，A1， A2所选择的寄存器。芯片选择
输入CS0， CS1，CS2使DOSTR ， DOSTR输入。
唯一的活性DOSTR或DOSTR ，而不是两个，用于将数据发送到82C50A
在写操作。如果DOSTR作为写输入， DOSTR应该连接
高。如果DOSTR作为写输入， DOSTR应接低电平。
D0-D7
1-8
I / O
数据位0-7 ：数据总线为8 ，三态输入/输出线的
传输数据，控制和82C50A和CPU之间的状态信息。
对于少于8位字符格式， D7 ， D6和D5是“无关”的数据
写操作; 0数据读取操作。这些线通常在高
除了在读操作阻抗状态。 D0是最不显着的位（LSB ）
并且将被接收或发送的网络连接第一个串行数据位。
H
寄存器选择：地址线选择在CPU内部寄存器
公交车运营。见表1 。
CRYSTAL /时钟：晶体连接的内部波特率发生器。
XTAL1上，也可以用作外部时钟输入，在这种情况下， XTAL2应
敞开。
串行数据输出：从82C50A发射器电路输出串行数据。一
标记（1）是一个逻辑1 （高）和空间（ 0）是一个逻辑0 （低）。 SOUT在所保持的
当发射器被禁用的标记状况， MR是真实的，发射器注册
是空的，或者在循环模式时。 SOUT不受CTS输入。
L
I
L
地面：电源接地（V
SS
).
清除发送： CTS引脚的逻辑状态反映到的CTS位
（ MSR ） Modem状态寄存器（ CTS是位MSR 4 ，写MSR （ 4 ） ） 。改变
状态中，因为在MSR的先前读数CTS引脚的原因的设置
DCTS （ MSR （ O） ）调制解调器状态寄存器。当CTS引脚有效（低电平）时，
调制解调器被指示在SOUT数据可以在通信被发送
链接。如果CTS引脚变为无效（高）时， 82C50A不应该被允许发送
数据输出SOUT的。 CTS引脚不影响循环模式操作。
数据设置就绪：在DSR引脚的逻辑状态反映到MSR （ 5 ）的
调制解调器状态寄存器。 DDSR （MSR （1））表示在DSR引脚是否具有
由于MSR以前读书改变的状态。当DSR引脚有效
（低） ，调制解调器，表明它已准备好与82C50A交换数据，
而DSR引脚无效（高）表示调制解调器没有准备好数据
交换。在主动状态指示本地数据的COM的唯一条件
munications设备（DCE ） ，并且并不意味着一个数据电路为过estab-
lished与远程设备。
数据终端就绪： DTR引脚可设置（低）可以通过写1到
MCR （0），调制解调器控制寄存器的位为0 ，该信号被清除（高）被写入逻辑
0至DTR位（MCR （0）） ，或当一个MR活性（高）被施加到
82C50A 。当有效（低） ， DTR引脚指示到DCE的82C50A是
准备好接收数据。在一些情况下， DTR引脚用作指示灯的电力。
非活动（高）的状态使DCE从长焦附加镜断开调制解调器
通信电路。
A0, A1,
A2
XTAL1,
XTAL2
28, 27,
26
16
17
I
I
I
O
SOUT
11
O
GND
CTS
20
36
DSR
37
I
L
DTR
33
O
L
3
QQ：2881677436 复制
