引脚说明
引脚位置
59, 61, 62, 64, 65, 67, 68, 70,
71, 72, 143, 145, 146, 148,
149, 151, 152, 154, 155
156
15, 31, 44, 86, 92, 105, 121,
134
2, 3, 5, 6, 8, 9, 11, 12, 14, 17,
18, 20, 21, 23, 24, 26, 27, 32,
34, 35, 37, 38, 40, 41, 43, 46,
47, 49, 50, 52, 53, 55, 56, 87,
89, 90, 93, 95, 96, 98, 99,
101, 102, 104, 107, 108, 110,
111, 115, 116, 118, 119, 122,
124, 125, 127, 128, 130, 131,
133, 136, 137, 139, 140
83, 167
82, 166
符号
A0 – A18
TYPE
输入
描述
同步地址输入：这些输入已注册，且必须满足
建立和保持时间。
同步编辑部地址状态控制器：开始读，写，或芯片
取消循环。
同步奇偶校验数据输入/输出。
I / O
同步数据输入/输出。
ADSP
DP0 - DP7
DQ0 DQ63
输入
E0, E1
G0, G1
输入
输入
同步芯片使能：低电平有效使能芯片。否定高 -
块ADSP或当ADSC置位取消选择的芯片。
异步输出使能输入：
低 - 使能输出缓冲器。
高 - DQX引脚为高阻抗。
时钟：这个信号寄存器的地址，数据和所有的控制信号
除了G和杠杆收购。
同步字节写输入： x指的是字节被写入（字节一个，
b).
电源： 3.3 V + 10 ％ ， - 5 ％ 。必须连接上的所有模块。
地面上。
29, 74, 113, 158
76, 77, 79, 80, 160, 161, 163,
164
4, 16, 33, 45, 57, 69, 94, 106,
123, 135, 147, 165
1, 7, 10, 13, 19, 22, 25, 28,
30, 36, 39, 42, 48, 51, 54, 60,
63, 66, 73, 75, 78, 81, 84, 85,
88, 91, 97, 100, 103, 109,
112, 114, 117, 120, 126, 129,
132, 138, 141, 144, 150, 153,
157, 159, 162, 168
58, 142
K0 – K3
W0 – W7
VDD
VSS
输入
输入
供应
供应
NC
无连接：有芯片的连接。
数据RAM MCM69F618A同步真值表
（见注1 ， 2 ， 3 ， 4 ）
下一个周期
DESELECT
开始阅读
读
读
开始写
写
地址一起使用
无
外部地址
当前
当前
外
当前
E
1
0
X
X
0
X
ADSP
0
0
1
1
0
1
G
X
0
1
0
X
X
DQX
高-Z
DQ
高-Z
DQ
高-Z
高-Z
写
X
读
读
读
写
写
注意事项：
1， X =不关心， 1 =逻辑高电平， 0 =逻辑低电平。
2.写被定义为任何蜡质低。
3. G是一个异步信号而不是由时钟K.G。驱动总线立即（ tGLQX ）以下G变低采样。
4.按照读周期是写入周期，G之前，必须写周期的开始被否定，以确保正确的写数据准备时间。摹绝
也保持在完成写周期的否定，以确保正确的写数据保持时间。
MCM72F10
4
摩托罗拉快速SRAM
QQ：2880707522 复制
