【摩托罗拉半导体技术资料订购此文件通过MCM69T618 / D64K ×18位同步流水线高速缓存RA】,IC型号MCM69T618TQ5R,MCM69T618TQ5R PDF资料,MCM69T618TQ5R经销商,ic,电子元器件-51电子网

摩托罗拉

半导体技术资料

订购此文件

通过MCM69T618 / D

64K ×18位同步

流水线高速缓存RAM标签

该MCM69T618是1M位的同步快速静态RAM ，集成标签

比较功能。它被设计用来解决标签的RAM 512KB ， 1MB ， 2MB或

二级高速缓存以及被用作一个数据RAM为512KB的缓存。这

设备被组织为每个18位64K字。它集成了输入寄存器，

输出寄存器，标签比较，并到一个单一单的高速SRAM

岩屑电路，减少了部件数量的高速缓存标记RAM的应用程序。同步

设计允许使用一个外部时钟（K）的精确的周期控制。 BiCMOS工艺

电路降低的集成功能的整体功耗

更高的可靠性。

地址（ SA），数据输入（ DQ），写使能（ SW）和芯片使能（ SE0

和SE1 ）通过正边沿触发的同相稳压所有受控

存器。数据使能（ DE ）进行采样，在时钟上升沿时输出使能

（G）和匹配的输出使能（MG）是异步的。

写周期是内部自定时的通过的上升沿启动

时钟（ K）的输入。这个特性消除了复杂的片写脉冲的产生

并且提供了用于输入信号增加的定时的灵活性。

对于读周期，流水线SRAM的输出数据暂时由一个存储

边沿触发的输出寄存器，然后被释放到输出缓冲器，在下一

时钟的上升沿（ K）。

比较周期开始输出禁用的读周期，所以数据比较

可以加载到输入寄存器。所述比较器比较所读取的数据

与登记的输入数据，并产生一个匹配信号。匹配输出

还存储由输出寄存器和释放到匹配输出缓冲器在

时钟的下一个上升沿（ K）。

该MCM69T618从3.3 V单电源和所有输入和操作

输出是LVTTL兼容。

MCM69T618-5 = 5 ns的时钟到匹配/ 10 ns的周期

采用3.3 V单+ 10 ％， - 5 ％电源

流水线数据比较

流水线芯片使能和写使能数据（ DQ ）输出使能路径

64K ×18组织支持高达2MB缓存

同步数据输入寄存器加载使能（ DE ）

内部自定时写周期

异步数据I / O输出使能（ G）

异步匹配输出使能（ MG ）

100引脚TQFP封装

MCM69T618

TQ包装

TQFP

CASE 983A -01

第5版

12/23/97

摩托罗拉1997年公司

摩托罗拉快速SRAM

MCM69T618

功能框图

64K ×18阵列

写

司机

MATCH

比较

LATCH

DATA- IN

DATA -OUT

SE0

SE1

LATCH

DQ1–DQ18

MCM69T618

摩托罗拉快速SRAM

引脚分配

SE1

SE0

VCC

VSS

VCC

VSS

DQ10

DQ11

VSS

VCC

DQ12

DQ13

VCC

VSS

DQ14

DQ15

VCC

VSS

DQ16

DQ17

DQ18

VSS

VCC

100 99 98 97 9695 94 93 92 91 90 89 88 87 86 85 84 83 82 81

31 32 33 34 35 36 3738 39 40 41 42 43 44 4546 47 48 49 50

VSS

MATCH

VSS

VCC

不按比例

顶视图

100引脚TQFP

VCC

VSS

DQ9

DQ8

DQ7

VSS

VCC

DQ6

DQ5

VSS

VCC

DQ4

DQ3

VCC

VSS

DQ2

DQ1

VSS

VCC

摩托罗拉快速SRAM

MCM69T618

引脚说明

引脚位置

8, 9, 12, 13, 18, 19, 22,

23, 24, 58, 59, 62, 63,

68, 69, 72, 73, 74

符号

DQ1 - DQ18

TYPE

输入

I / O

描述

数据使能输入：锁存时钟上升沿，低电平有效。数据输入

当DE为低电平寄存器只能更新。

同步数据I / O：对于写周期，登记在时钟上升沿。

两个周期之后的读出命令，将读出的数据是对DQ管脚输出

条件是G是低的。在写命令的同一周期中，写数据

输入的DQ信号。

输出使能：异步引脚，低电平有效。必须低于读出的数据，以

输出两个周期的读出命令之后。当G为高电平时，数据输出DQ

即使读命令在内部发生将保持在高阻抗状态。

时钟：除了G和MG所有的信号由时钟控制的。

两个周期后，比较周期，如果MG低，这场比赛将是高的，如果

数据呈现给DQ的输入与存储在RAM中的数据。 MATCH

将是低的，如果数据不匹配。

匹配输出使能：异步引脚，低电平有效。当MG低，

MATCH输出驱动器上，否则匹配输出驱动器处于高

阻抗。

同步地址输入：注册在时钟的上升沿。该

地址引脚选择64K标记条目之一。

同步芯片使能：公司注册在时钟的上升沿，高电平有效。

同步芯片使能：公司注册在时钟的上升沿，低电平有效。

同步写：注册在时钟的上升沿，低电平有效。西南

输入指定了一个读或写周期是否是当芯片发生

启用。不应该在一个读三个周期发出的写指令

命令，除非G是高还是可能会出现输出驱动器争用。

电源： 3.3 V + 10 ％， - 5 ％。

地面上。

无连接：有芯片的连接。

输入

MATCH

输入

产量

输入

32, 33, 34, 35, 36, 37,

44, 45, 46, 47, 48, 80,

81, 82, 99, 100

输入

SE0

SE1

输入

4, 11, 15, 20, 27, 41, 54,

61, 65, 70, 77, 91

5, 10, 17, 21, 26, 38, 40,

55, 60, 67, 71, 76, 90

1, 2, 3, 6, 7, 14, 16, 25,

28, 29, 30, 31, 49, 50, 51,

52, 53, 56, 57, 64, 66, 75,

78, 79, 83, 84, 85, 88, 92,

93, 94, 95, 96

VCC

VSS

供应

—

MCM69T618

摩托罗拉快速SRAM

真值表

（见注1至4 ）

下一个周期

读

写

比较

补写

取消选择（匹配输出）

取消

MATCH

—

数据输出

—

数据高

高-Z

数据输出

DATA IN

高-Z

注意事项：

1， X =无关。 1 =逻辑高电平。 0 =逻辑低。

2. SE低定义为SE1 = 0和SE0 = 1 SE的高定义为SE1 = 1或SE0 = 0 。

3. G和MG是异步信号而不是由时钟K.G。驱动总线立即（ tGLQX ）采样当G为低电平。

4.按照读周期是写入周期，G之前，必须写周期的开始被否定，以确保正确的写数据准备时间。摹绝

也保持在完成写周期的否定，以确保正确的写数据保持时间。

绝对最大额定值

（见注）

等级

电源电压

电压相对于VSS的任何

销除VCC

输出电流（每个I / O）

封装功耗

在偏置温度

储存温度

符号

VCC

VIN，VOUT

IOUT

Tbias

TSTG

价值

- 0.5 + 4.6

VCC + 0.5

1.6

- 10至+ 85

- 55至+ 125

单位

°C

该器件包含电路保护

输入不受损坏，由于高静电压

年龄或电场;然而，建议

正常的预防措施，以避免

施加任何电压的比马克西更高

妈妈的额定电压，以这种高阻抗

电路。

注：如果绝对最大额定值可能会造成永久性损坏设备

超标。功能操作应仅限于推荐能操作

阿婷条件。暴露于高于推荐电压

长时间可能会影响器件的可靠性。

封装热特性

（见注1 ）

等级

结到环境（ @ 200 LFM ）

结对板（下）

结到外壳（顶部）

单层板

四层板

符号

θJA

θJB

θJC

最大

单位

° C / W

笔记

注意事项：

1.结温是在芯片功耗的功能，封装热阻，安装位置（板）温度，环境

温度，气流，板人口和电路板的耐热性。

2.每SEMI G38-87 。

3.表示模具和印刷电路板之间的平均热电阻。

4.指明通过冷板的方法（MIL SPEC- 883方法1012.1 ）管芯和壳体顶面之间的平均热电阻。

摩托罗拉快速SRAM

MCM69T618