添加收藏夹  设为首页  深圳服务热线:13751165337  13692101218
51电子网联系电话:13751165337
位置:首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第192页 > MCM69P735ZP2.5R
摩托罗拉
半导体技术资料
订购此文件
通过MCM69P735 / D
产品预览
MCM69P735
128K ×36位流水线
BurstRAM 同步
快速静态RAM
该MCM69P735是4M位同步快速静态RAM设计提供
可破裂的,高性能,在PowerPC 和其他二级高速缓存
高性能的微处理器。它是作为36位128K字
每一个。该器件集成的输入寄存器,输出寄存器,一个2比特的地址
计数器,和一个高速的SRAM到单个单片电路,用于减少部件
算上在缓存中的数据RAM的应用程序。同步设计允许精确周期
控制使用外部时钟( K)的。
地址( SA) ,数据输入( DQX ) ,并且除了输出所有的控制信号
使能(G)和线性脉冲串顺序(LBO )的时钟(K)控制通过正性
边沿触发的同相寄存器。
连发可以与任何ADSP ADSC或输入引脚启动。随后爆
地址可在内部由MCM69P735 (突发序列生成的
在直线或交错模式依赖于杠杆收购的状态运行)和
由脉冲串地址前进( ADV)输入引脚控制。
写周期是内部自定时的通过的上升沿发起
时钟( K)的输入。这个特性消除了复杂的片写脉冲的产生
并且提供了用于输入信号增加的定时的灵活性。
同步字节写( SBX ) ,全球同步写( SGW ) ,和同步的
理性写使能(SW)被提供给允许写入任一单个字节或
到所有的字节。的四个字节被指定为“a” , “b”的, “ c”和“ d”按钮。 SBa型控制
DQA , SBB控制DQB等各个字节写入,如果选择字节
写SBX被认定有SW 。所有字节写入如果任SGW断言
或者,如果所有的SBX和SW断言。
对于读周期,流水线SRAM的输出数据暂时由一个存储
边沿触发的输出寄存器,然后被释放到输出缓冲器,在下一
时钟的上升沿( K) 。
该MCM69P735从3.3 V核心供电,所有输出工作
运行在3.3 V或2.5 V电源。所有的输入和输出JEDEC标
准JESD8-5兼容。
MCM69P735速度选择
速度
200兆赫
180兆赫
166兆赫
TKHKH
5纳秒
5.5纳秒
6纳秒
流水线
TKHQV
2.5纳秒
3.0纳秒
3.5纳秒
格局
0.5纳秒
0.5纳秒
0.5纳秒
HOLD
1纳秒
1纳秒
1纳秒
国际直拨电话
475毫安
450毫安
425毫安
PKG
PBGA
PBGA
PBGA
ZP包装
PBGA
CASE 999-01
3.3 V + 10 % , - 5 %,核心供电,工作于3.3 V或2.5 VI / O
供应
ADSP , ADSC和ADV突发控制引脚
可选的突发排序顺序(线性/交织)
单周期取消时序
内部自定时写周期
字节写和全局写控制
PB1 2.0版兼容
JEDEC标准的119引脚PBGA封装
BurstRAM是摩托罗拉公司的一个商标。
在PowerPC是IBM公司,经许可使用的商标。
本文件包含有关正在开发的新产品信息。摩托罗拉保留不另行通知变更或终止本产品的权利。
6/10/97
摩托罗拉1997年公司
摩托罗拉快速SRAM
MCM69P735
1
功能框图
LBO
ADV
K
ADSC
ADSP
K2
BURST
计数器
CLR
2
2
17
128K X 36
ARRAY
SA
SA1
SA0
地址
注册
17
15
SGW
SW
注册
a
36
36
SBA
SBB
注册
b
4
注册
c
DATA- IN
注册
K
DATA -OUT
注册
SBC
SBD
注册
d
K2
K
SE1
SE2
SE3
G
启用
注册
启用
注册
DQA - DQD
MCM69P735
2
摩托罗拉快速SRAM
引脚分配
1
A
B
C
D
E
DQC
F
G
DQC
H
J
K
L
DQD
M
VDDQ DQD
N
P
R
T
NC
U
VDDQ
NC
NC
SA
NC
SA
NC
SA
NC
NC
NC
NC VDDQ
DQD
DQD
NC
DQD
DQD
SA
VSS
VSS
VSS
LBO
SW
SA1
SA0
VDD
VSS
VSS
VSS
NC
DQA VDDQ
DQA
DQA
SA
DQA
DQA
NC
DQD
SBD
NC
SBA
DQA
DQA
DQC
DQC
DQC
SBC
VSS
NC
VSS
ADV
SGW
VDD
K
SBB
VSS
NC
VSS
DQB
DQB
DQB
DQB
DQC
VSS
VSS
SE1
G
VSS
VSS
DQB
DQB
VDDQ DQC
DQB VDDQ
VDDQ
NC
NC
DQC
2
SA
SE2
SA
DQC
3
SA
SA
SA
VSS
4
ADSP
ADSC
VDD
NC
5
SA
SA
SA
VSS
6
SA
SE3
SA
DQB
7
VDDQ
NC
NC
DQB
VDDQ VDD
DQD
DQD
VDD VDDQ
DQA
DQA
TOP VIEW 119 BUMP PBGA
不按比例
摩托罗拉快速SRAM
MCM69P735
3
PBGA引脚说明
引脚位置
4B
符号
ADSC
TYPE
输入
描述
同步地址状态控制器:低电平有效,任何中断
持续的爆发和锁存新的外部地址。用于启动一个
读,写,或芯片取消。
同步地址状态处理器:低有效,任何中断
持续的脉冲串和锁存器用于启动一个新的一个新的外部地址
阅读或芯片取消(例外 - 芯片取消不会发生
当ADSP断言和SE1高) 。
同步推进地址:地址递增计数
根据选择的计数器类型(线性/交织) 。
同步数据的I / O : “ x”指的字节被读取或写入
(字节A,B , C,D ) 。
4A
ADSP
输入
4G
(一) 6K , 7K , 6L , 7L , 6M , 6N , 7N , 6P , 7P
(二) 6D ,7D, 6E ,7E, 6F ,6G , 7G ,6H ,7H
(三) 1D, 2D , 1E , 2E , 2F , 1G , 2G , 1H , 2H
(四) 1K,2K , 1L,2L ,2M, 1N ,2N , 1P ,2P
4F
ADV
DQX
输入
I / O
G
输入
异步输出使能输入:
低 - 使输出缓冲器( DQX引脚) 。
高 - DQX引脚为高阻抗。
时钟:这个信号寄存器的地址,数据和所有的控制信号
除了G和杠杆收购。
线性突发顺序输入:此引脚必须保持在稳定状态(这
讯号未注册或锁定) 。它必须连接到高电平或低电平。
低 - 线性突发计数器( 68K / PowerPC等) 。
高 - 交错突发计数器( 486 / 1960 /奔腾) 。
同步地址输入:这些输入注册和必备
满足建立和保持时间。
同步地址输入:这些引脚必须连接到两个
地址总线进行适当突发操作的位。这些输入
注册和必须满足建立和保持时间。
同步字节写输入: “X”指的是被写入的字节(字节
A,B , C,D ) 。 SGW覆盖SBX 。
同步芯片使能:低电平有效使能芯片。
否定高 - 块ADSP或取消选择芯片时是ADSC
断言。
同步芯片使能:高有效的深度扩展。
同步芯片使能:低电平有效的深度扩展。
全球同步写:此信号写入的字节都不管
在SBX和SW信号的状态。如果只有一个字节的写信号SBX是
在使用时,将该引脚为高电平。
同步写:该信号只写那些已经字节
使用字节写SBX引脚选择。如果只有一个字节的写信号SBX
正在使用,配合该引脚为低电平。
核心供电。
I / O电源。
地面上。
无连接:有芯片的连接。
4K
3R
K
LBO
输入
输入
图2A ,3A, 5A,6A ,3B ,5B, 2C ,3C,
图5C ,6C, 2R ,6R, 3T,4T, 5T
4N , 4P
SA
SA1 , SA0
输入
输入
5L ,5G ,3G, 3L
(一) (二) (三) (四)
4E
SBX
SE1
输入
输入
2B
6B
4H
SE2
SE3
SGW
输入
输入
输入
4M
SW
输入
4C , 2J , 4J , 6J , 4R
1A ,7A , 1F , 7F , 1J , 7J , 1M , 7M , 1U , 7U
3D ,5D, 3E ,5E ,3F , 5F ,3H,5H ,
3K , 5K , 3M , 5M , 3N , 5N , 3P , 5P
图1B ,图7B,图1C ,图7C,图4D, 3J, 5J ,4L, 1R,5R,
7R ,1T ,2T, 6T, 7T, 2U, 3U, 4U , 5U, 6U
VDD
VDDQ
VSS
NC
供应
供应
供应
MCM69P735
4
摩托罗拉快速SRAM
真值表
(见注1至5)
下一个周期
DESELECT
DESELECT
DESELECT
DESELECT
DESELECT
开始阅读
开始阅读
继续阅读
继续阅读
继续阅读
继续阅读
暂停阅读
暂停阅读
暂停阅读
暂停阅读
开始写
继续写
继续写
挂起写
挂起写
地址
二手
NEXT
NEXT
NEXT
NEXT
当前
当前
当前
当前
NEXT
NEXT
当前
当前
SE1
1
0
0
X
X
0
0
X
X
1
1
X
X
1
1
0
X
1
X
1
SE2
X
X
0
X
0
1
1
X
X
X
X
X
X
X
X
1
X
X
X
X
SE3
X
1
X
1
X
0
0
X
X
X
X
X
X
X
X
0
X
X
X
X
ADSP
X
0
0
1
1
0
1
1
1
X
X
1
1
X
X
1
1
X
1
X
ADSC
0
X
X
0
0
X
0
1
1
1
1
1
1
1
1
0
1
1
1
1
ADV
X
X
X
X
X
X
X
0
0
0
0
1
1
1
1
X
0
0
1
1
G3
X
X
X
X
X
X
X
1
0
1
0
1
0
1
0
X
X
X
X
X
DQX
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
DQ
高-Z
DQ
高-Z
DQ
高-Z
DQ
高-Z
高-Z
高-Z
高-Z
高-Z
写2,4
X
X
X
X
X
X5
READ5
注意事项:
1, X =无关。 1 =逻辑高电平。 0 =逻辑低。
2.写被定义为(a)任何SBX和SW低或(b)的SGW低。
3. G是一个异步信号而不是由时钟K.G。驱动总线立即( tGLQX )以下G变低采样。
4.按照读周期是写入周期,G之前,必须写周期的开始被否定,以确保正确的写数据准备时间。摹绝
也保持在完成写周期的否定,以确保正确的写数据保持时间。
5.本读假设RAM以前取消。
线性突发地址表
( LBO = VSS )
第一个地址(外部)
X . . . X00
X . . . X01
X . . . X10
X . . . X11
第二个地址(内部)
X . . . X01
X . . . X10
X . . . X11
X . . . X00
3地址(内部)
X . . . X10
X . . . X11
X . . . X00
X . . . X01
第四地址(内部)
X . . . X11
X . . . X00
X . . . X01
X . . . X10
交错突发地址表
( LBO = VDD )
第一个地址(外部)
X . . . X00
X . . . X01
X . . . X10
X . . . X11
第二个地址(内部)
X . . . X01
X . . . X00
X . . . X11
X . . . X10
3地址(内部)
X . . . X10
X . . . X11
X . . . X00
X . . . X01
第四地址(内部)
X . . . X11
X . . . X10
X . . . X01
X . . . X00
写真值表
周期类型
写字节A
写字节B
写字节
写字节
写的所有字节
写的所有字节
SGW
H
H
H
H
H
H
H
L
SW
H
L
L
L
L
L
L
X
SBA
X
H
L
H
L
H
L
X
SBB
X
H
H
L
H
L
L
X
SBC
X
H
H
H
L
H
L
X
SBD
X
H
H
H
H
L
L
X
摩托罗拉快速SRAM
MCM69P735
5
查看更多MCM69P735ZP2.5RPDF信息
推荐型号
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    QQ: 点击这里给我发消息 QQ:2880707522 复制 点击这里给我发消息 QQ:2369405325 复制

    电话:0755-82780082
    联系人:杨小姐
    地址:深圳市福田区振兴路156号上步工业区405栋3层

    MCM69P735ZP2.5R
    -
    -
    -
    -
    终端采购配单精选

QQ: 点击这里给我发消息 QQ:5645336 复制
电话:13910052844(微信同步)
联系人:刘先生
地址:北京市海淀区增光路27号2-1-1102
MCM69P735ZP2.5R
√ 欧美㊣品
▲10/11+
10020
贴◆插
【dz37.com】实时报价有图&PDF
查询更多MCM69P735ZP2.5R供应信息

深圳市碧威特网络技术有限公司
 复制成功!