【摩托罗拉半导体技术资料订购此文件通过MCM69P618C / D64K ×18位流水线BurstRA】,IC型号MCM69P618CTQ5R,MCM69P618CTQ5R PDF资料,MCM69P618CTQ5R经销商,ic,电子元器件-51电子网

摩托罗拉

半导体技术资料

订购此文件

通过MCM69P618C / D

64K ×18位流水线BurstRAM

同步快速静态RAM

该MCM69P618C是1M位的同步快速静态RAM设计为亲

韦迪一个破裂的，高性能的，二级缓存为68K系列，

的PowerPC ， 486 ， 1960 和奔腾微处理器。它是作为64K

也就是说每18位。该器件集成了输入寄存器，输出寄存器，

一个2位的地址计数器，并在一个单片电路高速SRAM

为减少零件数量在高速缓存中的数据RAM的应用程序。同步设计

允许与使用外部时钟（K）的精确的周期控制。 BiCMOS工艺税务局局长

cuitry减少的集成功能的整体功耗

更高的可靠性。

地址（ SA），数据输入（ DQX ），并且除了输出所有的控制信号

使能（ G）和线性突发顺序（ LBO ）的时钟（K ）通过控制

正边沿触发的同相寄存器。

连发可以与任何ADSP ADSC或输入引脚启动。随后爆

地址可在内部由MCM69P618C （突发序列生成的

在直线或交错模式依赖于杠杆收购的状态运行）和

由脉冲串地址前进（ ADV）输入引脚控制。

写周期是内部自定时的通过的上升沿启动

时钟（ K）的输入。这个特性消除了复杂的片写脉冲的产生

并且提供了用于输入信号增加的定时的灵活性。

同步字节写（ SBX ），全球同步写（ SGW ）和同步

异步的写使能软件提供了允许其写入单个字节

或两个字节。的两个字节被指定为“a”和“b”的。 SBa型控制DQA

和SBB控制DQB 。如果所选择的字节写入SBX单个字节写入

被认定与西南。这两个字节写入如果任SGW断言或者两者

SBX和SW断言。

对于读周期，流水线SRAM的输出数据暂时由一个存储

边沿触发的输出寄存器，然后被释放到输出缓冲器，在下一

时钟的上升沿（ K）。

该MCM69P618C从3.3 V单电源供电，所有的输入操作

和输出LVTTL兼容，可承受5V电压。

MCM69P618C - 4 = 4 ns访问/ 7.5 ns的周期

MCM69P618C - 4.5 = 4.5 ns访问/ 8 ns的周期

MCM69P618C - 5 = 5 ns访问/ 10ns的周期

MCM69P618C - 6 = 6 ns访问/ 12 ns的周期

MCM69P618C - 7 = 7 ns访问/ 13.3 ns的周期

采用3.3 V单+ 10 ％， - 5 ％电源

ADSP ， ADSC和ADV突发控制引脚

可选的突发排序顺序（线性/交织）

内部自定时写周期

字节写和全局写控制

单周期取消时序

可承受5V电压上的所有引脚（输入和I / O ）

100引脚TQFP封装

MCM69P618C

TQ包装

TQFP

CASE 983A -01

在PowerPC是IBM公司，经许可使用的商标。

1960和Pentium是英特尔公司的商标。

REV 2

2/16/98

摩托罗拉公司1998年

摩托罗拉快速SRAM

MCM69P618C

1

功能框图

LBO

ADV

K

ADSC

ADSP

K2

BURST

计数器

CLR

2

16

64K ×18阵列

SA

SA1

SA0

地址

注册

16

14

SGW

SW

写

注册

a

2

写

注册

b

DATA- IN

注册

K

DATA–0UT

注册

18

SBA

SBB

K2

K

SE1

SE2

SE3

G

启用

注册

启用

注册

DQA ， DQB

MCM69P618C

2

摩托罗拉快速SRAM

引脚分配

SA

SE1

SE2

NC

SBB

SBA

SE3

VDD

VSS

K

SGW

SW

G

ADSC

ADSP

ADV

SA

NC

VDD

VSS

NC

DQB

VSS

VDD

DQB

NC

VDD

NC

VSS

DQB

VDD

VSS

DQB

NC

VSS

VDD

NC

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

1

80

2

79

3

78

4

77

5

76

6

75

7

74

8

73

9

72

10

71

11

70

12

69

13

68

14

67

15

66

16

65

17

64

18

63

19

62

20

61

21

60

22

59

23

58

24

57

25

56

55

26

27

54

28

53

29

52

30

51

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

LBO

SA

SA1

SA0

NC

VSS

VDD

NC

SA

NC

SA

NC

VDD

VSS

NC

DQA

VSS

VDD

DQA

VSS

NC

VDD

NC

DQA

VDD

VSS

DQA

NC

VSS

VDD

NC

摩托罗拉快速SRAM

MCM69P618C

3

引脚说明

引脚位置

85

84

符号

ADSC

ADSP

TYPE

输入

描述

同步地址状态控制器：开始读，写，或

芯片取消循环。

同步地址状态处理器：启动读，写，或

芯片取消周期（例外 - 取消选择芯片时不会发生

ADSP断言和SE1高）。

同步推进地址：地址递增计数

根据选择的计数器类型（线性/交织）。

同步数据的I / O ： “ x”指的字节被读取或写入

（字节的a，b ）。

异步输出使能输入：

低 - 使输出缓冲器（ DQX引脚）。

高 - DQX引脚为高阻抗。

时钟：这个信号寄存器的地址，数据和所有的控制信号

除了G和杠杆收购。

线性突发顺序输入：此引脚必须保持在稳定状态（这

讯号未注册或锁定）。它必须连接到高电平或低电平。

低 - 线性突发计数器（ 68K / PowerPC等）。

高 - 交错突发计数器（ 486 / 1960 /奔腾）。

同步地址输入：这些输入注册和必备

满足建立和保持时间。

同步地址输入：这些引脚必须连接到两个

地址总线进行适当突发操作的位。这些输入

注册和必须满足建立和保持时间。

同步字节写输入： “X”指的是被写入的字节（字节

A，B ）。 SGW覆盖SBX 。

同步芯片使能：低电平有效使能芯片。

否定高块ADSP或当ADSC置位取消选择的芯片。

同步芯片使能：高有效的深度扩展。

同步芯片使能：低电平有效的深度扩展。

全球同步写：此信号写入的字节都不管

在SBX和SW信号的状态。如果只有一个字节的写信号SBX是

在使用时，将该引脚为高电平。

同步写：该信号只写那些已经字节

使用字节写SBX引脚选择。如果只有一个字节的写信号SBX

正在使用，配合该引脚为低电平。

电源： 3.3 V + 10 ％， - 5 ％。

地面上。

无连接：有芯片的连接。出于兼容性

因此，建议将此引脚连接到低电平的系统设计

不具有与高速缓存/存储器相关联的睡眠模式

控制器。其他厂商的RAM的可实施的睡眠

模式（ ZZ ）功能。

无连接：有芯片的连接。

83

(a) 58, 59, 62, 63, 68, 69, 72, 73, 74

(b) 8, 9, 12, 13, 18, 19, 22, 23, 24

86

ADV

DQX

G

输入

I / O

输入

89

31

K

LBO

输入

32, 33, 34, 35, 44, 45, 46,

47, 48, 80, 81, 82, 99, 100

36, 37

SA

SA1,SA0

输入

93, 94

（一）（二）

98

97

92

88

SBX

SE1

SE2

SE3

SGW

输入

87

SW

输入

4, 11, 15, 20, 27, 41, 54,

61, 65, 70, 77, 91

5, 10, 17, 21, 26, 40, 55,

60, 67, 71, 76, 90

64

VDD

VSS

NC

供应

输入

1, 2, 3, 6, 7, 14, 16, 25, 28, 29, 30,

38, 39, 42, 43, 49, 50, 51, 52,

53, 56, 57, 66, 75, 78, 79, 95, 96

NC

—

MCM69P618C

4

摩托罗拉快速SRAM

真值表

（见注1至4 ）

下一个周期

DESELECT

开始阅读

继续阅读

暂停阅读

开始写

继续写

挂起写

地址

二手

无

外

当前

外

当前

SE1

1

0

X

0

X

1

X

1

X

1

0

X

1

X

1

SE2

X

0

X

0

1

X

1

X

SE3

X

1

X

1

X

0

X

0

X

ADSP

X

0

1

0

1

X

1

X

1

X

1

X

1

X

ADSC

0

X

0

X

0

1

0

1

ADV

X

0

1

X

0

1

G3

X

1

0

1

0

1

0

1

0

X

DQX

高-Z

DQ

高-Z

DQ

高-Z

DQ

高-Z

DQ

高-Z

写2,4

X

读

写

注意事项：

1， X =无关。 1 =逻辑高电平。 0 =逻辑低。

2.写被定义为1）任何SBX和SW低或2）的SGW低。

3. G是一个异步信号而不是由时钟K.G。驱动总线立即（ tGLQX ）以下G变低采样。

4.按照读周期是写入周期，G之前，必须写周期的开始被否定，以确保正确的写数据准备时间。

也必须保持在完成写周期的否定，以确保正确的写数据保持时间。

线性突发地址表

（ LBO = VSS ）

第一个地址（外部）

X . . . X00

X . . . X01

X . . . X10

X . . . X11

第二个地址（内部）

X . . . X01

X . . . X10

X . . . X11

X . . . X00

3地址（内部）

X . . . X10

X . . . X11

X . . . X00

X . . . X01

第四地址（内部）

X . . . X11

X . . . X00

X . . . X01

X . . . X10

交错突发地址表

（ LBO = VDD ）

第一个地址（外部）

X . . . X00

X . . . X01

X . . . X10

X . . . X11

第二个地址（内部）

X . . . X01

X . . . X00

X . . . X11

X . . . X10

3地址（内部）

X . . . X10

X . . . X11

X . . . X00

X . . . X01

第四地址（内部）

X . . . X11

X . . . X10

X . . . X01

X . . . X00

写真值表

周期类型

读

写字节A

写字节B

写的所有字节

SGW

H

L

SW

H

L

X

SBA

X

H

L

H

L

X

SBB

X

H

L

X

摩托罗拉快速SRAM

MCM69P618C

5