摩托罗拉
半导体技术资料
订购此文件
通过MCM69L736A / D
超前信息
4M后写入HSTL
该MCM69L736A / 818A是4M同步后期写的快速静态RAM
旨在提供高性能的二级高速缓存和ATM交换机，
电信和其他高速内存的应用程序。该MCM69L818A
（由18位组织为256K字）和MCM69L736A （组织为128K
字由36位）被制造在摩托罗拉的高性能硅栅
BiCMOS技术。
差分时钟（CK）的输入控制的读/写操作的时序
RAM中。在CK ，所有的地址，写使能和同步的上升沿
选择注册。内部缓冲区和特殊的逻辑使内存
接受写数据CK的上升沿地址和控制后一周期
信号。读出的数据可在CK的下降沿。
该内存采用HSTL输入和输出。可调整的输入跳变点（VREF ）
和输出电压（ VDDQ ）提供了在系统设计具有更大的灵活性
优化系统性能。
同步写入和字节使能允许写入单个字节或
整个单词。
输出缓冲器的阻抗是可编程的，允许输出到
匹配的电路走线可以减少信号反射的阻抗。
字节写控制
采用3.3 V单+ 10 ％ ， - 5 ％工作
HSTL - I / O （ JEDEC标准JESD8-6 I级）
HSTL - 用户可选的输入跳变点
HSTL - 兼容可编程阻抗输出驱动器
寄存器锁存同步操作
异步输出使能
边界扫描（ JTAG ） IEEE 1149.1兼容
差分时钟输入
可选的X18或X36组织
MCM69L736A / 818A - 7.5 = 7.5纳秒
MCM69L736A / 818A - 8.5 = 8.5纳秒
MCM69L736A / 818A - 9.5 = 9.5纳秒
MCM69L736A / 818A - 10.5 = 10.5纳秒
119凹凸， 50密耳（1.27 MM）间距， 14毫米×22毫米的塑料球栅阵列
（ PBGA ）封装
MCM69L736A
MCM69L818A
ZP包装
PBGA
CASE 999-01
本文件包含的新产品信息。在此说明和信息，如有变更，恕不另行通知。
4/3/97
摩托罗拉1997年公司
摩托罗拉快速SRAM
MCM69L736AMCM69L818A
1
MCM69L736A引脚说明
PBGA引脚位置
图2A ，3A， 5A，6A ，3B ，5B， 2C ，3C，
图5C ，6C， 4N， 4P ，2R， 6R， 3T，4T， 5T
4K
4L
4M
5L ，5G ，3G， 3L
（一） ， （二） ， （三） ， （四）
4E
4F
2U
3U
4U
5U
4D
7T
（一） 6K ， 7K ， 6L ， 7L ， 6M ， 6N ， 7N ， 6P ， 7P
（二） 6D ，7D， 6E ，7E， 6F ，6G ， 7G ，6H ，7H
（三） 1D， 2D ， 1E ， 2E ， 2F ， 1G ， 2G ， 1H ， 2H
（四） 1K，2K ， 1L，2L ，2M， 1N ，2N ， 1P ，2P
3J, 5J
如图4C所示， 2J ， 4J ， 6J ，4R， 3R
1A ，7A ， 1F ， 7F ， 1J ， 7J ， 1M ， 7M ， 1U ， 7U
3D ，5D， 3E ，5E ，3F ， 5F ，3H，5H ，
3K ， 5K ， 3M ， 5M ， 3N ， 5N ， 3P ， 5P ， 5R
图4A ，图1B， 2B ，4B， 6B，7B ，1C ，7C
4G ，4H， 1R ，7R， 1T ，2T， 6T， 6U
符号
SA
CK
CK
SW
SBX
TYPE
输入
输入
输入
输入
输入
描述
同步地址输入：注册在时钟的上升沿。
地址，数据和控制输入寄存器时钟。高电平有效。
地址，数据和控制输入寄存器时钟。低电平有效。
同步写：注册在时钟的上升沿，低电平有效。
将所有启用的字节。
同步字节写使能：允许写入字节x在
与SW输入一起使用。对读周期没有影响，活性
低。
同步芯片使能：公司注册在时钟的上升沿，积极
低。
输出使能：异步引脚，低电平有效。
测试模式选择（ JTAG ） 。
测试数据（ JTAG ） 。
测试时钟（ JTAG） 。
测试数据输出（ JTAG ） 。
可编程输出阻抗：编程引脚。
留作将来使用。必须接地。
同步数据的I / O 。
SS
G
TMS
TDI
TCK
TDO
ZQ
ZZ
DQX
输入
输入
输入
输入
输入
产量
输入
输入
I / O
VREF
VDD
VDDQ
VSS
NC
供应
供应
供应
供应
—
输入参考：提供参考电压输入缓冲器。
核心供电。
输出电源：提供工作电源的输出缓冲器。
地面上。
无连接：有芯片的连接。
摩托罗拉快速SRAM
MCM69L736AMCM69L818A
3
MCM69L818A引脚说明
PBGA引脚位置
图2A ，3A， 5A，6A ，3B， 5B ，2C， 3C ，5C，
如图6C所示， 4N， 4P ，2R， 6R， 2T，3T， 5T， 6T
4K
4L
4M
5L ， 3G
（一） ， （二）
4E
2U
3U
4U
5U
4D
4F
7T
（一） 6D ， 7E ， 6F ， 7G ， 6H ， 7K ， 6L ， 6N ， 7P
（二） 1D ，2E， 2G， 1H， 2K， 1L ，2M， 1N ，2P
3J, 5J
如图4C所示， 2J ， 4J ， 6J ，4R， 3R
1A ，7A ， 1F ， 7F ， 1J ， 7J ， 1M ， 7M ， 1U ， 7U
3D ，5D， 3E ，5E ，3F ， 5F ，5G， 3H， 5H，
3K ， 5K ， 3L ， 3M ， 5M ， 3N ， 5N ， 3P ， 5P ， 5R
图4A ，图1B， 2B ，4B， 6B，7B ，1C ，7C
2D ，7D， 1E，6E ，2F ，1G ，4G， 6G，
2H， 4H， 7H， 1K ，6K， 2L， 7L ，6M， 2N，
7N ， 1P ， 6P ，1R ，7R ，1T， 4T， 6U
符号
SA
CK
CK
SW
SBX
TYPE
输入
输入
输入
输入
输入
描述
同步地址输入：注册在时钟的上升沿。
地址，数据和控制输入寄存器时钟。高电平有效。
地址，数据和控制输入寄存器时钟。低电平有效。
同步写：注册在时钟的上升沿，低电平有效。
将所有启用的字节。
同步字节写使能：允许写入字节x在
与SW输入一起使用。对读周期没有影响，活性
低。
同步芯片使能：公司注册在时钟的上升沿，积极
低。
测试模式选择（ JTAG ） 。
测试数据（ JTAG ） 。
测试时钟（ JTAG） 。
测试数据输出（ JTAG ） 。
可编程输出阻抗：编程引脚。
输出使能：异步引脚，低电平有效。
留作将来使用。必须接地。
同步数据的I / O 。
输入参考：提供参考电压输入缓冲器。
核心供电。
输出电源：提供工作电源的输出缓冲器。
地面上。
无连接：有芯片的连接。
SS
TMS
TDI
TCK
TDO
ZQ
G
ZZ
DQX
VREF
VDD
VDDQ
VSS
NC
输入
输入
输入
输入
产量
输入
输入
输入
I / O
供应
供应
供应
供应
—
MCM69L736AMCM69L818A
4
摩托罗拉快速SRAM
绝对最大额定值
（电压参考VSS ，见注1 ）
等级
核心供电电压
输出电源电压
任何引脚电压
输入电流（每个I / O）
输出电流（每个I / O）
功率耗散（见注2 ）
工作温度
在偏置温度
储存温度
符号
VDD
VDDQ
VIN
IIN
IOUT
PD
TA
Tbias
TSTG
价值
- 0.5 + 4.6
- 0.5 VDD + 0.5
- 0.5 VDD + 0.5
±
50
±
70
—
0至+ 70
-10至+ 85
- 55至+ 125
单位
V
V
V
mA
mA
W
°C
°C
°C
该器件包含电路保护
输入不受损坏，由于高静电压
年龄或电场;然而，建议
正常的预防措施，以避免
施加任何电压的比马克西更高
妈妈的额定电压，以这种高阻抗
电路。
该内存的BiCMOS电路已
专为满足DC与AC规范
表中所示，热平衡后
已经建立。
此装置包含电路，该电路将保证
所述输出设备是在高Z在加电时。
注意事项：
如果绝对最大额定值可能会出现1永久性设备损坏
超标。功能操作应仅限于推荐能操作
阿婷条件。暴露于高于扩展电压推荐
的时间段可能会影响器件的可靠性。
2.功耗能力将取决于封装的特性和使用
环境。参见随附的热阻抗数据。
PBGA封装热特性
等级
结到环境（静止空气中）
结到环境（为200英尺/分钟）
结到环境（为200英尺/分钟）
结对板（下）
结到外壳（顶部）
单层板
四层板
符号
R
θJA
R
θJA
R
θJA
R
θJB
R
θJC
最大
53
38
22
14
5
单位
° C / W
° C / W
° C / W
° C / W
° C / W
3
4
笔记
1, 2
1, 2
注意事项：
1.结温是在芯片功耗的功能，封装热阻，安装位置（板）温度，环境
温度，空气流量，其他部件的电路板上功耗和电路板的热阻。
2.每SEMI G38-87 。
3.表示模具和印刷电路板之间的平均热电阻。
4.指示如通过冷板的方法（MIL SPEC- 883测得的模头和壳体顶面之间的平均热电阻
方法1012.1 ） 。
摩托罗拉快速SRAM
MCM69L736AMCM69L818A
5
QQ：2881677436 复制
