摩托罗拉
半导体技术资料
订购此文件
通过MCM67B618B / D
超前信息
MCM67B618B
64K ×18位BurstRAM
同步快速静态RAM
突发计数器和自定时写
该MCM67B618B是1,179,648位同步快速静态随机存取
存储器设计成提供一个可破裂的，高性能的，二级高速缓存
为i486的和奔腾
r
微处理器。该MCM67B618B （如组织
65,536字由18位） ，使用摩托罗拉的高性能制
硅栅BiCMOS技术。该器件集成了输入寄存器， 2位
计数器，高速SRAM和高驱动能力输出到一个单一的
单片电路，减少了元件数实现缓存数据RAM
应用程序。同步设计允许使用一个精确的周期控制
外部时钟（K） 。的BiCMOS电路，降低了整体功耗
的集成功能，提高可靠性。
地址（ A0 - A15） ，数据输入（ D0 - D17 ） ，以及所有的控制信号
除了输出使能（ G）是时钟（K ） ，通过正性控制
边沿触发的同相寄存器。
DQ9
连发可以与任一地址状态处理器（ ADSP ）启动
DQ10
或地址状态高速缓存控制器（ ADSC ）输入引脚。随后
VCC
爆地址可以在内部通过MCM67B618B产生
VSS
（突发序列模仿的的i486和Pentium ）和受控
DQ11
由脉冲串地址前进（ ADV）的输入管脚。以下页面亲
DQ12
韦迪对突发控制的更多详细信息。
DQ13
写周期是内部自定时的由上升发起
DQ14
时钟（ K）输入的边缘。这个特性消除了复杂的片
VSS
VCC
写脉冲的产生，并且提供对传入的更大的灵活性
DQ15
信号。
DQ16
双写使能（ LW和UW ）提供单独允许
DQ17
写字节。 LW控制DQ0 - DQ8 （低位比特），而UW
控制DQ9 - DQ17 （高位） 。
该器件非常适合于要求宽数据总线系统
宽度和高速缓冲存储器。参见图2应用程序的信息。
采用5 V单
±
5 ％的电源
快速存取时间： 9 ns（最大值）
通过双写字节可写启用
内部输入寄存器（地址，数据，控制）
内部自定时写周期
ADSP ， ADSC和ADV突发控制引脚
异步输出使能控制三态输出
常见的数据输入和数据输出
3.3 V的I / O兼容
高板密度52引脚PLCC封装
FN包装
塑料
CASE 778-02
引脚分配
A6
A7
E
UW
LW
ADSC
ADSP
ADV
K
G
A8
A9
A10
7 6 5 4 3 2 1 52 51 50 49 48 47
8
9
10
11
12
13
14
15
16
17
18
19
20
21 22 23 24 25 26 27 28 29 30 31 32
46
45
44
43
42
41
40
39
38
37
36
35
34
33
DQ8
DQ7
DQ6
VCC
VSS
DQ5
DQ4
DQ3
DQ2
VSS
VCC
DQ1
DQ0
A5
A4
A3
A2
A1
A0
VSS
VCC
A15
A14
A13
A12
A11
引脚名称
A0 - A15 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。地址输入
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。时钟
ADV 。 。 。 。 。 。 。 。 。 。 。 。突发地址进展
LW 。 。 。 。 。 。 。 。 。 。 。 。低字节写使能
UW 。 。 。 。 。 。 。 。 。 。 。 。高字节写使能
ADSC 。 。 。 。 。 。 。 。 。控制器地址状态
ADSP 。 。 。 。 。 。 。 。 。处理器地址状态
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。芯片使能
-G。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。输出使能
DQ0 - DQ17 。 。 。 。 。 。 。 。 。 。数据输入/输出
VCC 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 + 5V电源
VSS 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。地
NC 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。无连接
所有的电源和地引脚必须CON组
已连接的设备的正确操作。
i486的是商标和Pentium是英特尔公司的注册商标。
本文件包含的新产品信息。在此说明和信息，如有变更，恕不另行通知。
REV 3
9/21/99
摩托罗拉1999年公司
摩托罗拉快速SRAM
MCM67B618B
1
QQ：2880707522 复制
