摩托罗拉
半导体技术资料
订购此文件
通过MCM67B618A / D
64K ×18位BurstRAM
同步快速静态RAM
突发计数器和自定时写
该MCM67B618A是1,179,648位同步快速静态随机存取
存储器设计成提供一个可破裂的，高性能的，二级高速缓存
为i486的和奔腾微处理器。它是作为65,536字
的18比特。该器件集成了输入寄存器，一个2位计数器，高速
SRAM和高驱动能力输出到一个单片电路，再
duced元件数实现缓存数据RAM的应用程序。同步的
理性设计允许使用一个外部时钟（K）的精确的周期控制。
的BiCMOS电路，降低了集成功能的整体功耗
系统蒸发散为更高的可靠性。
地址（ A0 - A15） ，数据输入（ D0 - D17 ） ，以及所有的控制信号
除了输出使能（ G）是时钟（K ）通过控制正边沿
同相触发寄存器。
连发可以与任一地址状态处理器（ ADSP ）或启动
DQ9
地址状态高速缓存控制器（ ADSC ）输入引脚。随后爆
DQ10
地址可以在内部通过MCM67B618A （突发生成
VCC
序列模仿该的i486和Pentium ）和由脉冲串控制
VSS
地址前进（ ADV ）输入引脚。以下页面提供更多的DE-
DQ11
对突发控制尾信息。
DQ12
写周期是内部自定时的，由上升沿发起
DQ13
时钟（ K）的输入。这个特性消除了复杂的片写脉冲
DQ14
生成并提供给输入信号增加的灵活性。
VSS
双写使能（ LW和UW ）提供单独允许直写
VCC
能字节。 LW控制DQ0 - DQ8 （低位比特），而UW控制
DQ15
DQ9 - DQ17 （高位） 。
DQ16
DQ17
该器件非常适合于要求宽数据总线系统
宽度和高速缓冲存储器。参见图2应用程序的信息。
采用5 V单
±
5 ％的电源
快速访问时间： 12年9月10日ns（最大值）
通过双写字节可写启用
内部输入寄存器（地址，数据，控制）
内部自定时写周期
ADSP ， ADSC和ADV突发控制引脚
异步输出使能控制三态输出
常见的数据输入和数据输出
3.3 V的I / O兼容
高板密度52引脚PLCC封装
MCM67B618A
FN包装
塑料
CASE 778-02
引脚分配
A6
A7
E
UW
LW
ADSC
ADSP
ADV
K
G
A8
A9
A10
7 6 5 4 3 2 1 52 51 50 49 48 47
8
9
10
11
12
13
14
15
16
17
18
19
20
21 22 23 24 25 26 27 28 29 30 31 32
46
45
44
43
42
41
40
39
38
37
36
35
34
33
DQ8
DQ7
DQ6
VCC
VSS
DQ5
DQ4
DQ3
DQ2
VSS
VCC
DQ1
DQ0
A0 - A15 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。地址输入
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。时钟
ADV 。 。 。 。 。 。 。 。 。 。 。 。突发地址进展
LW 。 。 。 。 。 。 。 。 。 。 。 。低字节写使能
UW 。 。 。 。 。 。 。 。 。 。 。 。高字节写使能
ADSC 。 。 。 。 。 。 。 。 。控制器地址状态
ADSP 。 。 。 。 。 。 。 。 。处理器地址状态
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。芯片使能
-G。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。输出使能
DQ0 - DQ17 。 。 。 。 。 。 。 。 。 。数据输入/输出
VCC 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 + 5 V电源
VSS 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。地
NC 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。无连接
所有电源和地引脚都必须
连接该设备的正确操作。
A5
A4
A3
A2
A1
A0
VSS
VCC
A15
A14
A13
A12
A11
引脚名称
BurstRAM是摩托罗拉公司的一个商标。
的i486和Pentium是英特尔公司的商标。
REV 2
11/5/96
摩托罗拉公司1996年
摩托罗拉快速SRAM
MCM67B618A
1
QQ：2881677436 复制
