【摩托罗拉飞思卡尔半导体公司半导体技术资料订购此文件通过MCM63Z836 / D产品预览256K ×】,IC型号MCM63Z836ZP8.5,MCM63Z836ZP8.5 PDF资料,MCM63Z836ZP8.5经销商,ic,电子元器件-51电子网

摩托罗拉

飞思卡尔半导体公司

半导体技术资料

订购此文件

通过MCM63Z836 / D

产品预览

256K ×36和512K ×18位

ZBT

快速静态RAM

MCM63Z836

MCM63Z918

飞思卡尔半导体公司...

该ZBT RAM是8M比特的同步快速静态RAM设计提供

零总线周转

。该ZBT RAM可100 ％利用总线周期中

后端到回读/写和读/写周期。该MCM63Z836 （如组织

256K字由36位）和MCM63Z918 （ 18组织为512K字

位）制造的摩托罗拉的高性能硅栅CMOS技

术。该器件集成的输入寄存器，输出寄存器，一个2比特的地址

计数器，并在一个单片电路，减少了零件的高速SRAM

算上在通信应用。同步设计允许精确周期

控制与使用外部正边沿触发的时钟（CK）的。 CMOS

电路降低的集成功能的整体功耗

更高的可靠性。

地址（ SA），数据输入（ DQ），以及除输出的所有控制信号使

（G）和线性脉冲串顺序（LBO ）的时钟（CK），通过正性控制

边沿触发的同相寄存器。

写周期是内部自定时的通过的上升沿发起

时钟（ CK ）输入。这个特性消除了复杂的片写脉冲的产生

并且提供了用于输入信号增加的定时的灵活性。写入数据

写序列起始的液流 - 后提供给存储器的一个周期

通过设备和两个周期的写序列开始的流水线后，

装置。

对于通流的读周期时， SRAM的允许输出数据简单地自由地从所述存储器流

数组。用于管线的读周期时， SRAM的输出数据被暂时通过一个边沿触发存储

输出寄存器，然后被释放到输出缓冲器的时钟（CK）的下一个上升沿。

该MCM63Z836和MCM63Z918从3.3 V内核电源供电，所有输出能操作

吃了一个2.5 V或3.3 V电源。所有的输入和输出JEDEC标准JESD8 -A和

JESD8-5兼容。

3.3 V

±5%

核心供电， 2.5 V或3.3 V的I / O电源

MCM63Z836 / 918-7 = 7 ns的流量，通过接入/ 2.6 ns的流水线访问（ 225兆赫）

MCM63Z836 / 918-8 = 8 ns的流量，通过接入/ 3ns的流水线访问（ 200兆赫）

MCM63Z836 / 918-8.5 = 8.5 ns的流量，通过接入/ 3.5 ns的流水线访问（ 166兆赫）

可选的读/写功能（流通型/流水线）

可选的突发排序顺序（线性/交织）

内部自定时写周期

双循环取消（流水线）

字节写控制

ADV控制的突发

简体JTAG

100引脚TQFP和119焊球PBGA封装

TQ包装

TQFP

CASE 983A -01

ZP包装

PBGA

CASE 999-02

ZBT和零总线周转是为Integrated Device Technology ， Inc.的商标，并且该架构支持

美光科技公司和摩托罗拉公司。

本文件包含有关正在开发的新产品信息。摩托罗拉保留不另行通知变更或终止本产品的权利。

转4

12/20/99

摩托罗拉1999年公司

摩托罗拉快速SRAM

欲了解更多有关该产品，

转到： www.freescale.com

MCM63Z836MCM63Z918

飞思卡尔半导体公司

逻辑框图

LBO

BURST

地址

计数器

地址

内存

ARRAY

DATA- IN

控制

逻辑

CKE

写

地址

写

地址

飞思卡尔半导体公司...

DATA- IN

*登记

SE1

SE2

SE3

ADV

SBX

控制

逻辑

DATA -OUT

*登记

*仅对流水线设备。

MCM63Z836MCM63Z918

欲了解更多有关该产品，

转到： www.freescale.com

摩托罗拉快速SRAM

飞思卡尔半导体公司

MCM63Z836引脚分配

SE1

SE2

SBD

SBC

SBB

SBA

SE3

VDD

VSS

CKE

ADV

DQB

VDDQ

VSS

DQB

VSS

VDDQ

DQB

VSS

VDD

VSS

DQA

VDDQ

VSS

DQA

VSS

VDDQ

DQA

DQC

DQD

VDDQ

DQD

TDI

TCK

VSS

VDDQ TMS

TDO TRST VDDQ

VDD

DQD

VSS

LBO

SA0

VDD

VSS

DQA

DQD

VSS

SA1

VSS

DQA

DQD

VSS

CKE

VSS

DQA VDDQ

DQD

SBD

SBA

DQA

DQD

VSS

DQA

DQC

VSS

DQB

VDDQ VDD

VDD VDD

VDD VDDQ

DQC

SBC

SBB

DQB

VDDQ

DQC

VSS

SE1

VSS

DQB

DQB VDDQ

DQC

VSS

DQB

SE2

ADV

VDD

SE3

VDDQ

飞思卡尔半导体公司...

DQC

VDDQ

VSS

DQC

VSS

VDDQ

DQC

VDD

VSS

DQD

VDDQ

VSS

DQD

VSS

VDDQ

DQD

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

LBO

SA1

SA0

VSS

VDD

100引脚TQFP

顶视图

119 - BUMP PGBA

顶视图

不按比例

摩托罗拉快速SRAM

欲了解更多有关该产品，

转到： www.freescale.com

MCM63Z836MCM63Z918

飞思卡尔半导体公司

MCM63Z836 TQFP引脚说明

引脚位置

(a) 51, 52, 53, 56, 57, 58, 59, 62, 63

(b) 68, 69, 72, 73, 74, 75, 78, 79, 80

(d) 18, 19, 22, 23, 24, 25, 28, 29, 30

14, 66

符号

ADV

CKE

DQX

TYPE

输入

I / O

描述

同步加载/高级：加载一个新的地址到时，计数器

低。 RAM内部使用高时所产生的爆地址。

时钟：这个信号寄存器的地址，数据和所有的控制信号

除了G和杠杆收购。

时钟使能：禁止CK输入时， CKE高。

同步数据的I / O ： “ x”指的字节被读取或写入

（字节A，B ， C，D ）。

输入

流通选项输入：此引脚必须保持在稳定状态（这

信号，未注册或锁定）。它必须连接到高电平或低电平。

低 - 通流功能。

高 - 流水线的功能。

异步输出使能。

线性突发顺序输入：此引脚必须保持在稳定状态（这

讯号未注册或锁定）。它必须连接到高电平或低电平。

低 - 线性突发计数器。

高 - 交错突发计数器。

同步地址输入：这些输入注册和必备

满足建立和保持时间。

同步突发地址输入： 2 LSB的地址字段中。

这些引脚必须预设突发地址计数器的值。这些输入

注册和必须满足建立和保持时间。

同步字节写输入：启用写入字节“ X”

（字节的a，b ，C，D ）与软件结合使用。对读周期没有影响。

同步芯片使能：低电平有效使能芯片。

同步芯片使能：高有效的深度扩展。

同步芯片使能：低电平有效的深度扩展。

同步写：该信号只写那些已经字节

使用字节写SBX引脚选择。

核心供电。

I / O电源。

地面上。

无连接：有芯片的连接。

LBO

输入

飞思卡尔半导体公司...

32, 33, 34, 35, 44, 45, 46, 47, 48, 49, 50,

81, 82, 83, 99, 100

37, 36

SA0 ， SA1

输入

93, 94, 95, 96

（一）（二）（三）（四）

15, 16, 41, 65, 91

4, 11, 20, 27, 54, 61, 70, 77

5, 10, 17, 21, 26, 40, 55, 60, 64, 67,

71, 76, 90

38, 39, 42, 43, 84

SBX

SE1

SE2

SE3

VDD

VDDQ

VSS

输入

供应

—

MCM63Z836MCM63Z918

欲了解更多有关该产品，

转到： www.freescale.com

摩托罗拉快速SRAM

飞思卡尔半导体公司

MCM63Z836 PBGA引脚说明

引脚位置

（一） 6K ， 7K ， 6L ， 7L ， 6M ， 6N ， 7N ， 6P ， 7P

（二） 6D ，7D， 6E ，7E， 6F ，6G ， 7G ，6H ，7H

（三） 1D， 2D ， 1E ， 2E ， 2F ， 1G ， 2G ， 1H ， 2H

（四） 1K，2K ， 1L，2L ，2M， 1N ，2N ， 1P ，2P

5J ， 5R

符号

ADV

CKE

DQX

TYPE

输入

I / O

描述

同步加载/高级：加载一个新的地址到时，计数器

低。 RAM内部使用高时所产生的爆地址。

时钟：这个信号寄存器的地址，数据和所有的控制信号

除了G和杠杆收购。

时钟使能：禁止CK输入时， CKE高。

同步数据的I / O ： “ x”指的字节被读取或写入

（字节A，B ， C，D ）。

输入

流通选项输入：此引脚必须保持在稳定状态（这

信号，未注册或锁定）。它必须连接到高电平或低电平。

低 - 通流功能。

高 - 流水线的功能。

异步输出使能。

线性突发顺序输入：此引脚必须保持在稳定状态（这

讯号未注册或锁定）。它必须连接到高电平或低电平。

低 - 线性突发计数器。

高 - 交错突发计数器。

同步地址输入：这些输入注册和必备

满足建立和保持时间。

同步突发地址输入：地址栏的2位。

这些引脚必须预设突发地址计数器的值。这些输入

注册和必须满足建立和保持时间。

同步字节写输入：允许写入字节“ X” （字节A，B ，

c。在与SW结合，D ）。对读周期没有影响。

同步芯片使能：低电平有效使能芯片。

同步芯片使能：高有效的深度扩展。

同步芯片使能：低电平有效的深度扩展。

同步写：该信号只写那些已经字节

使用字节写SBX引脚选择。

边界扫描引脚，测试时钟：如果不使用边界扫描， TCK

必须连接到VDD或VSS 。

边界扫描引脚，测试数据。

边界扫描引脚，测试数据输出。

边界扫描引脚，测试模式选择。

边界扫描引脚，异步测试复位。如果边界扫描不

使用时， TRST必须连接到VSS 。

核心供电。

I / O电源。

地面上。

无连接：有芯片的连接。

LBO

输入

飞思卡尔半导体公司...

图2A ，3A， 5A，6A ，3B ，5B， 2C ，3C， 5C ，6C，

4G ，2R， 6R， 3T，4T， 5T

4N ， 4P

SA1 ， SA0

输入

5L ，5G ，3G， 3L

（一）（二）（三）（四）

4C ， 2J ， 3J ， 4J ， 6J ， 1R ， 4R

1A ，7A ， 1F ， 7F ， 1J ， 7J ， 1M ， 7M ， 1U ， 7U

3D ，5D， 3E ，5E ，3F ， 5F ，3H，5H ，3K， 5K ，

3M ，5M， 3N ， 5N， 3P， 5P ， 7T

图4A ，图1B ，图7B，图1C ，图7C，图4D， 7R ，1T， 2T ，6T

SBX

SE1

SE2

SE3

TCK

TDI

TDO

TMS

TRST

VDD

VDDQ

VSS

输入

产量

输入

供应

—

摩托罗拉快速SRAM

欲了解更多有关该产品，

转到： www.freescale.com

MCM63Z836MCM63Z918