【摩托罗拉半导体技术资料订购此文件通过MCM63Z736 / D超前信息128K ×36和256K ×】,IC型号MCM63Z818TQ100,MCM63Z818TQ100 PDF资料,MCM63Z818TQ100经销商,ic,电子元器件-51电子网

摩托罗拉

半导体技术资料

订购此文件

通过MCM63Z736 / D

超前信息

128K ×36和256K ×18位

流水线ZBT RAM

同步快速静态RAM

该ZBT RAM是一个4M比特同步快速静态RAM设计成提供

零总线转向。该ZBT RAM可100 ％利用总线周期中

后端到回读/写和读/写周期。该MCM63Z736组织

作为36位128K字每对MCM63Z818组织为256K字

每18位，制造高性能硅栅CMOS

技术。该器件集成的输入寄存器，输出寄存器，一个2比特的

地址计数器，并在一个单片电路，用于高速SRAM

减少零件数量的通信应用。同步设计

允许与使用外部时钟（CK）的周期精确控制。 CMOS

电路降低的集成功能的整体功耗

更高的可靠性。

地址（ SA），数据输入（ DQ），以及除输出的所有控制信号使

（G）和线性脉冲串顺序（LBO ）的时钟（CK），通过正性控制

边沿触发的同相寄存器。

写周期是内部自定时的通过的上升沿发起

时钟（ CK ）输入。这个特性消除了复杂的片写脉冲的产生

并且提供了用于输入信号增加的定时的灵活性。

对于读周期，流水线SRAM的输出数据暂时由边沿存储

触发输出寄存器，然后被释放到输出缓冲器的下一次上升

时钟（ CK ）的边缘。

3.3 V LVTTL和LVCMOS兼容

MCM63Z736 / MCM63Z818-133 = 4.2 ns访问/ 7.5 ns的周期（ 133兆赫）

MCM63Z736 / MCM63Z818-100 = 5 ns访问/ 10ns的周期（ 100兆赫）

可选的突发排序顺序（线性/交织）

内部自定时写周期

双周期取消

字节写控制

ADV控制的突发

100引脚TQFP封装

MCM63Z736

MCM63Z818

TQ包装

TQFP

CASE 983A -01

ZBT和零总线周转是为Integrated Device Technology ， Inc.的商标，并且该架构支持

美光科技公司和摩托罗拉公司。

本文件包含的新产品信息。在此说明和信息，如有变更，恕不另行通知。

REV 1

2/6/98

摩托罗拉公司1998年

摩托罗拉快速SRAM

MCM63Z736

MCM63Z818

引脚分配

SE1

SE2

SBD

SBC

SBB

SBA

SE3

VDD

VSS

CKE

ADV

DQC

VDDQ

VSS

DQC

VSS

VDDQ

DQC

VDD

VSS

DQD

VDDQ

VSS

DQD

VSS

VDDQ

DQD

100 99 98 97 9695 94 93 92 91 90 89 88 87 86 85 84 83 82 81

31 32 33 34 35 36 3738 39 40 41 42 43 44 4546 47 48 49 50

LBO

SA1

SA0

VSS

VDD

DQB

VDDQ

VSS

DQB

VSS

VDDQ

DQB

VSS

VDD

VSS

DQA

VDDQ

VSS

DQA

VSS

VDDQ

DQA

顶视图

MCM63Z736

MCM63Z818

摩托罗拉快速SRAM

引脚分配

SE1

SE2

SBB

SBA

SE3

VDD

VSS

CKE

ADV

VDDQ

VSS

DQB

VSS

VDDQ

DQB

VDD

VSS

DQB

VDDQ

VSS

DQB

VSS

VDDQ

100 99 98 97 9695 94 93 92 91 90 89 88 87 86 85 84 83 82 81

31 32 33 34 35 36 3738 39 40 41 42 43 44 4546 47 48 49 50

LBO

SA1

SA0

VSS

VDD

VDDQ

VSS

DQA

VSS

VDDQ

DQA

VSS

VDD

VSS

DQA

VDDQ

VSS

DQA

VSS

VDDQ

顶视图

MCM63Z818

摩托罗拉快速SRAM

MCM63Z736

MCM63Z818

MCM63Z736引脚说明

引脚位置

(a) 51, 52, 53, 56, 57, 58, 59, 62, 63

(b) 68, 69, 72, 73, 74, 75, 78, 79, 80

(d) 18, 19, 22, 23, 24, 25, 28, 29, 30

符号

ADV

CKE

DQX

TYPE

输入

I / O

描述

同步加载/高级：加载一个新的地址到时，计数器

低。 RAM内部使用高时所产生的爆地址。

时钟：这个信号寄存器的地址，数据和所有的控制信号

除了G和杠杆收购。

时钟使能：禁止CK输入时， CKE高。

同步数据的I / O ： “ x”指的字节被读取或写入

（字节A，B ， C，D ）。

LBO

输入

异步输出使能。

线性突发顺序输入：此引脚必须保持在稳定状态（这

讯号未注册或锁定）。它必须连接到高电平或低电平。

低 - 线性突发计数器。

高 - 交错突发计数器。

同步地址输入：这些输入注册和必备

满足建立和保持时间。

同步突发地址输入： 2 LSB的地址字段中。

这些引脚必须预设突发地址计数器的值。这些输入

注册和必须满足建立和保持时间。

同步字节写输入：启用写入字节“ X”

（字节的a，b ，C，D ）与软件结合使用。对读周期没有影响。

同步芯片使能：低电平有效使能芯片。

同步芯片使能：高有效的深度扩展。

同步芯片使能：低电平有效的深度扩展。

同步写：该信号只写那些已经字节

使用字节写SBX引脚选择。

核心供电。

I / O电源。

地面上。

无连接：有芯片的连接。

32, 33, 34, 35, 44, 45, 46,

47, 48, 49, 50, 81, 82, 99, 100

36, 37

SA0 ， SA1

输入

93, 94, 95, 96

（一）（二）（三）（四）

14, 15, 16, 41, 65, 66, 91

4, 11, 20, 27, 54, 61, 70, 77

5, 10, 17, 21, 26, 40,

55, 60, 64, 67, 71, 76, 90

38, 39, 42, 43, 83, 84

SBX

SE1

SE2

SE3

VDD

VDDQ

VSS

输入

供应

—

MCM63Z736

MCM63Z818

摩托罗拉快速SRAM

MCM63Z818引脚说明

引脚位置

(a) 58, 59, 62, 63, 68, 69, 72, 73, 74

(b) 8, 9, 12, 13, 18, 19, 22, 23, 24

符号

ADV

CKE

DQX

LBO

TYPE

输入

I / O

输入

描述

同步加载/高级：加载一个新的地址到时，计数器

低。 RAM内部使用高时所产生的爆地址。

时钟：这个信号寄存器的地址，数据和所有的控制信号

除了G和杠杆收购。

时钟使能：禁止CK输入时， CKE高。

同步数据的I / O ： “ x”指的字节被读取或写入

（字节的a，b ）。

异步输出使能。

线性突发顺序输入：此引脚必须保持在稳定状态（这

讯号未注册或锁定）。它必须连接到高电平或低电平。

低 - 线性突发计数器。

高 - 交错突发计数器。

同步地址输入：这些输入注册和必备

满足建立和保持时间。

同步突发地址输入： 2 LSB的地址字段中。

这些引脚必须预设突发地址计数器的值。这些输入

注册和必须满足建立和保持时间。

同步字节写输入：启用写入字节“ X”

（字节A，B ）与软件相结合。对读周期没有影响。

同步芯片使能：低电平有效使能芯片。

同步芯片使能：高有效的深度扩展。

同步芯片使能：低电平有效的深度扩展。

同步写：该信号只写那些已经字节

使用字节写SBX引脚选择。

核心供电。

I / O电源。

地面上。

无连接：有芯片的连接。

32, 33, 34, 35, 44, 45, 46,

47, 48, 49, 50, 80, 81, 82, 99, 100

36, 37

SA0 ， SA1

输入

93, 94

（一）（二）

14, 15, 16, 41, 65, 66, 91

4, 11, 20, 27, 54, 61, 70, 77

5, 10, 17, 21, 26, 40,

55, 60, 64, 67, 71, 76, 90

1, 2, 3, 6, 7, 25, 28, 29, 30,

38, 39, 42, 43, 51, 52, 53, 56, 57,

75, 78, 79, 83, 84, 95, 96

SBX

SE1

SE2

SE3

VDD

VDDQ

VSS

输入

供应

—

摩托罗拉快速SRAM

MCM63Z736

MCM63Z818