引脚说明
引脚位置
85
符号
ADSC
TYPE
输入
描述
同步地址状态控制器：低电平有效，任何中断
持续的爆发和锁存新的外部地址。用于启动一个
读，写，或芯片取消。
同步地址状态处理器：低有效，任何中断
持续的爆发和锁存新的外部地址。用于启动一个
新的READ ，WRITE或芯片取消（例外 - 芯片取消
当ADSP被断言，不会发生与SE1为高） 。
同步推进地址：地址递增计数
根据选择的计数器类型（线性/交织） 。
同步数据的I / O ： “ x”指的字节被读取或写入
（字节A，B ， C，D ） 。
84
ADSP
输入
83
(a) 51, 52, 53, 56, 57, 58, 59, 62, 63
(b) 68, 69, 72, 73, 74, 75, 78, 79, 80
(c) 1, 2, 3, 6, 7, 8, 9, 12, 13
(d) 18, 19, 22, 23, 24, 25, 28, 29, 30
86
89
31
ADV
DQX
输入
I / O
G
K
LBO
输入
输入
输入
异步输出使能输入。
时钟：这个信号寄存器的地址，数据和控制所有
除G， LBO和ZZ的信号。
线性突发顺序输入：此引脚可以悬空;它会默认
作为交错。
低 - 线性突发计数器（ 68K / PowerPC等） 。
高 - 交错突发计数器（ 486 / 1960 /奔腾） 。
同步地址输入：这些输入注册和必备
满足建立和保持时间。
同步地址输入：这些引脚必须连接到两个
地址总线进行适当突发操作的位。这些输入
注册和必须满足建立和保持时间。
同步字节写输入： “ x”指的字节被写入
（字节A，B ， C，D ） 。 SGW覆盖SBX 。
同步芯片使能：低电平有效使能芯片。
否定高 - 块ADSP或取消选择芯片时是ADSC
断言。
同步芯片使能：高有效的深度扩展。
同步芯片使能：低电平有效的深度扩展。
全球同步写：此信号写入的所有字节，无论
的SBX和SW信号的状态。如果只有一个字节的写信号SBX
正在使用，配合该引脚为高电平。
同步写：该信号只写那些具有字节
使用字节写SBX引脚被选中。如果只写一个字节
SBX正在使用的信号，此引脚低电平。
睡眠模式：此高电平有效的异步信号会将RAM
进入最低功耗模式。在ZZ引脚禁止内部的RAM
时，放置在该模式中的时钟。当ZZ被取消时，在RAM
保持在低功耗模式下，直到它被命令来读取或
WRITE 。数据的完整性得以维持在返回到正常
操作。
核心供电。
I / O电源。
地面上。
无连接：有芯片的连接。
32, 33, 34, 35, 44, 45, 46,
47, 48, 49, 50, 81, 82, 99, 100
36, 37
SA
SA1 ， SA0
输入
输入
93, 94, 95, 96
（一） （二） （三） （四）
98
SBX
SE1
输入
输入
97
92
88
SE2
SE3
SGW
输入
输入
输入
87
SW
输入
64
ZZ
输入
15, 41, 65, 91
4, 11, 20, 27, 54, 61, 70, 77
5, 10, 17, 21, 26, 40,
55, 60, 67, 71, 76, 90
14, 16, 38, 39, 42, 43, 66
VDD
VDDQ
VSS
NC
供应
供应
供应
—
MCM63P733A
4
摩托罗拉快速SRAM
QQ：2880707522 复制
