【摩托罗拉半导体技术资料订购此文件通过MCM63P636 / D超前信息MCM63P63664K ×3】,IC型号MCM63P636ZP200,MCM63P636ZP200 PDF资料,MCM63P636ZP200经销商,ic,电子元器件-51电子网

摩托罗拉

半导体技术资料

订购此文件

通过MCM63P636 / D

超前信息

MCM63P636

64K ×36位流水线BurstRAM

同步快速静态RAM

该MCM63P636是2M比特的同步快速静态RAM设计提供

可破裂的，高性能的，为先进微处理器二级高速缓存。

它是作为每36位64K字。该器件集成的输入寄存器

TER值，输出寄存器，一个2位的地址计数器，和一个高速的SRAM上

一个单片电路，减少零件在高速缓存中的数据RAM计数的应用

系统蒸发散。同步设计允许与使用延长的精确循环控制

内部时钟（K）和外部选通时钟（SK）。

地址（ SA），数据输入（ DQX ），以及所有的控制信号是时钟（K）的

通过正边沿触发的同相寄存器控制。数据选通信号

什特尔巴，什特尔巴， STRBB和STRBB频闪时钟（ SK ），通过控制

正边沿触发的非反相寄存器。选通时钟， 180度

的相位与时钟（K），将只与数据选通信号，使得它们用

中心与读周期的数据输出。

突发序列与ADS输入引脚，以及随后引发的突发

内部由MCM63P636生成的地址。

写周期是内部自定时的与地址和控制启动

由时钟（K）输入的上升沿逻辑。这个特性消除了复杂

离片的写脉冲的产生，并提供了增加的定时的灵活性

输入信号。专用逻辑使得能够接受的上升数据的存储器

时钟（K）之后的地址和控制信号的周期的边缘。

对于读周期，该SRAM的输出数据暂时由一个存储

边沿触发的输出寄存器，然后被释放到输出缓冲器在

第二上升时钟（K）的边缘为三个周期的读延迟。数据选通信号

上升和下降与SRAM的输出，以帮助外部设备接收数据，以

锁存数据。

该MCM63P636工作于3.3 V内核电源， 2.0 V输入电源

电源和2.0V的I / O电源。这些电源被设计成使得

不需要电源排序。

MCM63P636-250 = 3.9 ns访问/ 4 ns的周期（ 250兆赫）

MCM63P636-225 = 4.3 ns访问/ 4.4 ns的周期（ 225兆赫）

MCM63P636-200 = 4.9 ns访问/ 5 ns的周期（ 200兆赫）

3.3 V

200 mV的VDD电源， 2.0 V VDDI和VDDQ供应

内部自定时延迟写周期

三个周期的单读延迟

选通时钟输入和数据选通输出引脚

片内输出使能控制

片爆裂提前控制

四，蜱突发

上电复位引脚

低功耗时钟停止运行

边界扫描（仅PBGA ）

JEDEC标准的153引脚PBGA和100引脚TQFP封装

ZP包装

PBGA

CASE 1107至1101年

TQ包装

TQFP

CASE 983A -01

本文件包含的新产品信息。在此说明和信息，如有变更，恕不另行通知。

3/16/98

摩托罗拉公司1998年

摩托罗拉快速SRAM

MCM63P636

PBGA

引脚分配

VSS VDDQ

DQA

SE3

NC NU / VDD SA

DQB

VSS

DQB

VSS

DQB

VSS

DQB

VSS

DQB

VSS

DQB

VSS

DQB

VSS

DQB

VSS

VSS VDDQ VSS NU / VSS W

DQA

VSS

DQA

VSS

DQA

DQA VDD

VSS

RESET VSS VDDQ

DQB

SE1

SE2

VDDQ

VSS

ADS VDD

VSS

VDD

VSS

VDDQ VDD

VDD VDDQ

VDDI

DQB

DQA VDDI VDD

VDDQ

VDD VSS

VDD VDDQ

DQA什特尔巴VDD VSS

VDD STRBB DQB

VSS VDDQ

VSS VSS VDDQ

DQA

VSS NU / VSS VSS

VSS

SA1

SA0

TCK

DQA什特尔巴VDD

VSS

VDD

VDD STRBB DQB

VSS

VDD

VSS

TRST

VDD VDDQ

VDDI DQB

VDD VDDQ

DQB

VSS VDD VDDQ

DQA

VDDI

VDDQ VSS VDD VSS

DQA

TMS

VSS VSS VDDQ

DQA

TDI

VSS VDDQ

DQB

VSS VDDQ

TDO VDDQ

153焊球PBGA

顶视图

MCM63P636

摩托罗拉快速SRAM

TQFP

引脚分配

SE1

SE2

NU / V SS

VDDI

SE3

V DD

VSS

VDDI

ADS

RESET

NU / V DD

DQA

VDDQ

VSS

DQA

VSS

VDDQ

DQA

什特尔巴

VDD

什特尔巴

VSS

DQA

VDDQ

VSS

DQA

VSS

VDDQ

DQA

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

SA1

SA0

VDDI

VSS

VDD

VDDI

DQB

VDDQ

VSS

DQB

VSS

VDDQ

DQB

VSS

STRBB

VDD

STRBB

DQB

VDDQ

VSS

DQB

VSS

VDDQ

DQB

摩托罗拉快速SRAM

MCM63P636

PBGA引脚说明

引脚位置

（一） 1B ， 2B ，1D ， 2D ， 3D ， 1F ， 2F ， 1H ， 2H ，

1K ， 2K ， 1M ， 2M ， 1P ， 2P ， 3P ， 1T ， 2T

（二） 8B ，9B， 7D ，8D， 9D ，8F ， 9F ，8H， 9H，

8K ， 9K ， 8M ， 9M ， 7P ， 8P ， 9P ， 8T ， 9T

图3A ，7A ，3B， 7B ，5M， 5N，

4P ， 5P ， 6P ，4R， 6R， 3T，4T， 6T

5R ， 5T

符号

ADS

DQX

TYPE

输入

I / O

描述

同步地址状态：低电平有效，用于启动读或写

状态机锁存外部地址，或取消芯片。

同步数据的I / O ： “ x”指的字被读出或写入

（ I / O的a和b）。

RESET

SA1 ， SA0

输入

时钟：这个信号寄存器的地址，数据和所有的控制信号。

异步电复位：低有效上电时，内部复位

状态机。

同步地址输入：这些输入注册和必备

满足建立和保持时间。

同步地址输入：这些引脚必须连接到两个

地址总线进行适当突发操作的位。这些输入

注册和必须满足建立和保持时间。

同步芯片使能：低电平有效使能芯片。

同步芯片使能：高有效使能芯片。

同步芯片使能：低电平有效使能芯片。

数据选通的时钟： 180度异相用K。仅与使用

数据选通信号。

数据选通：用于参考DQA的I / O 。

数据选通：用于参考DQB的I / O 。

边界扫描引脚，测试时钟：如果不使用边界扫描， TCK

必须连接到VDD或VSS 。

边界扫描引脚，测试数据。

边界扫描引脚，测试数据输出。

边界扫描引脚，测试模式选择。

边界扫描引脚，异步测试复位。如果边界扫描不

使用时， TRST必须连接到VSS 。

同步写入。

核心供电。

输入电源。

I / O电源。

地面上。

4D ，6D， 3E ，7E， 4F ，6F ，3G， 7G，

4H， 6H， 4K，6K ，3L ，7L ，4M， 6M， 3N ， 7N

3楼， 7楼， 3M ， 7M

图2A，图8A ，图2C ，图8C ，2E， 8E ，2G， 8G，

2J ， 8J ， 2L， 8L ，2N ， 8N ，2R ，8R， 2U， 8U

图1A ，图9A， 1C，3C ，7C， 9C ，1E ，4E ，5E

6E ， 9E ，1G ，4G， 6G ，9G ，5H， 1J， 3J，

4J ， 6J ， 7J ， 9J ， 1L， 4L ，5L， 6L ， 9L ，1N ，

4N， 6N， 9N ， 1R，3R， 7R ，9R， 1U ， 9U

图6A ，图5B， 5K ， 7T

4C ， 5J

SE1

SE2

SE3

什特尔巴

STRBB

TCK

TDI

TDO

TMS

TRST

VDD

VDDI

VDDQ

VSS

输入

产量

输入

产量

输入

供应

NU / VDD

NU / VSS

—

无连接：有芯片的连接。

没有可用的：有芯片的内部连接。该引脚可

悬空或连接到VDD 。

没有可用的：有芯片的内部连接。该引脚可

悬空或连接到VSS 。

MCM63P636

摩托罗拉快速SRAM

TQFP引脚说明

引脚位置

(a) 1, 2, 3, 6, 7, 8, 9, 12, 13, 18,

19, 22, 23, 24, 25, 28, 29, 30

(b) 51, 52, 53, 56, 57, 58, 59, 62, 63,

68, 69, 72, 73, 74, 75, 78, 79, 80

32, 33, 34, 35, 44, 45, 46,

47, 48, 49, 81, 82, 99, 100

36, 37

符号

ADS

DQX

TYPE

输入

I / O

描述

同步地址状态：低电平有效，用于启动读或写

状态机锁存外部地址，或取消芯片。

同步数据的I / O ： “ x”指的字被读出或写入

（ I / O的a和b）。

RESET

SA1 ， SA0

输入

时钟：这个信号寄存器的地址，数据和所有的控制信号。

异步电复位：低有效上电时，内部复位

状态机。

同步地址输入：这些输入注册和必备

满足建立和保持时间。

同步地址输入：这些引脚必须连接到两个

地址总线进行适当突发操作的位。这些输入

注册和必须满足建立和保持时间。

同步芯片使能：低电平有效使能芯片。

同步芯片使能：高有效使能芯片。

同步芯片使能：低电平有效使能芯片。

数据选通的时钟： 180度异相用K。仅与使用

数据选通信号。

数据选通：用于参考DQA的I / O 。

数据选通：用于参考DQB的I / O 。

同步写入。

核心供电。

输入电源。

I / O电源。

地面上。

无连接：有芯片的连接。

没有可用的：有芯片的内部连接。该引脚可

悬空或连接到VDD 。

没有可用的：有芯片的内部连接。该引脚可

悬空或连接到VSS 。

15, 41, 65, 91

38, 43, 87, 94

4, 11, 20, 27, 54, 61, 70, 77

5, 10, 17, 21, 26, 40,

55, 60, 67, 71, 76, 90

31, 39, 42, 50, 86

95, 96

SE1

SE2

SE3

什特尔巴

STRBB

VDD

VDDI

VDDQ

VSS

NU / VDD

NU / VSS

输入

产量

输入

供应

—

摩托罗拉快速SRAM

MCM63P636