摩托罗拉
半导体技术资料
订购此文件
通过MCM56824A / D
DSPRAM
8K ×24位高速静态RAM
该MCM56824A是组织为196,608位静态随机存取存储器
8192字的24位。该器件集成了8K ×24的SRAM核心的多
芯片使能输入，输出使能，以及外部控制的单地址引脚
多路复用器。这些功能允许直接连接到摩托罗拉
DSP56001数字信号处理器，并提供一个非常有效的对于执行装置
的减小的零件心理状态计数系统无需额外的接口逻辑。
多芯片的可用性使能（ E1和E2）和输出使能（ G） IN-
看跌期权提供了更高的系统灵活性，当多台设备使用。同
无论是芯片使能输入无效状态，设备将进入待机模式，有用
在低功率应用。单芯片多路选择A12或X / Y为
最高级地址输入取决于V / S控制输入端的状态。
此功能允许一个物理静态RAM组成，以有效地存储亲
克和矢量或标量操作数通过动态地重新划分所述RAM的
数组。典型应用在逻辑上映射向量操作数到高端内存
与标量操作数被存储在低位存储器中。通过连接
DSP56001address A15到向量/标量（ V / S） MUX控制
销，这样的分区可以发生，没有额外的组件。这AL-
该内存资源的低点高效利用，不论操作数
DQ0
型。参见图应用在本文档加成的结束
DQ1
人的信息。
DQ2
多个电源和接地引脚已被用来最小化的效果
VSS
通过输出噪声引起的。
DQ3
该MCM56824A可在一个52引脚塑料有引线芯片载体
DQ4
（ PLCC）和一个9 ×10网格， 86凸点表面安装的PBGA 。
DQ5
采用5 V单
±
10 ％的电力供应
快速访问和周期时间： 20/25/35 ns（最大值）
全静态读写操作
平等的地址和芯片使能访问时间
单位片上地址多路复用器
高电平和低电平有效芯片使能输入
输出使能控制三态输出
高板密度PLCC封装
低功耗待机模式
完全兼容TTL
引脚名称
A0 - A11 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。地址输入
A12 ， X / Y 。 。 。 。 。 。 。 。 。 。复用的地址
V / S 。 。 。 。 。 。 。 。 。地址多路控制
W的。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。写使能
E1，E2 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。芯片使能
-G。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。输出使能
DQ0 - DQ23 。 。 。 。 。 。 。 。 。 。数据输入/输出
VCC 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 + 5V电源
VSS 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。地
NC 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。无连接
该装置中，所有的VSS的正确操作
引脚必须接地。
DQ6
DQ7
DQ8
VSS
DQ9
DQ10
MCM56824A
FN包装
52引脚PLCC
CASE 778-02
9 ×10 GRID
86 BUMP PBGA
CASE 896A -01
引脚分配
PLCC
A10
A11
A12
X / Y
V / S
NC
V CC
A0
A1
A2
A3
A4
A5
7 6 5 4 3 2 1 52 51 50 49 48 47
46
8
45
9
44
10
43
11
42
12
41
13
40
14
39
15
38
16
37
17
36
18
35
19
20 21 22 23 24 25 26 27 28 29 30 31 32 3334
DQ11
A9
A8
A7
A6
G
VCC
VSS
E1
E2
W
NC
DQ12
10
鉴于PBGA封装底部
9
8
7
6
5
4
3
2
DQ23
DQ22
DQ21
VSS
DQ20
DQ19
DQ18
DQ17
DQ16
DQ15
VSS
DQ14
DQ13
1
A
B
C
D
E
F
G
H
J
W
E1
VSS
VCC
G
A7
A9
D13 VSS
D12 D14
E2
VSS
D16 D17 D18 D20 D21 D23
D15
D19 D22 VSS A5
A3
A1
A4
A2
A0
VCC
A6
A8
D11
D9
D8
D7
D6
D4
D5
VSS
D3
D1
D2
V / S NC
A12 X / Y
A10 A11
D0
D10 VSS
DSPRAM是摩托罗拉公司的一个商标。
REV 2
4/95
不按比例
摩托罗拉公司1995年
摩托罗拉快速SRAM
MCM56824A
1
QQ：2880707522 复制
