飞思卡尔半导体公司
数据表：技术数据
文档编号： MCF5251
2.1版， 06.8
MCF5251
MCF5251的ColdFire
处理器
包装信息
MAPBGA–225
订购信息：见
表1 2页
1
介绍
本文档提供了MCF5251的概述
的ColdFire处理器及的一般性描述
MCF5251功能和模块。本发明还提供
电气规格，引脚分配，并且包
对于图的ColdFire MCF5251
处理器。为
功能特征，指的是
MCF5251
参考手册
(MCF5251RM).
的MCF5251是一个系统控制器/解码器，用于
压缩音频音乐播放器同时解决
便携式和车载解决方案，支持光盘，硬盘驱动器
和基于USB的系统。 32位ColdFire内核
增强型乘法和累加（ EMAC ）单元
提供了最佳的性能和代码密度
的控制码和信号处理组合
需要压缩音频解码，文件管理，
和系统控制。
低功耗的特点包括灵活的PLL（与
掉电模式）动态时钟切换，一
硬连接CD-ROM解码器，先进的0.13微米CMOS
程技术， 1.2伏核心电源，并
片上128K字节的SRAM 。
1引言。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1
1.1订购的部件编号。 。 。 。 。 。 。 。 。 。 。 。 。 。 2
1.2框图。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 3
2功能描述和应用
信息
4
2.1的ColdFire MCF5251
核心内容。 。 。 。 。 。 。 。 。 。 。 。 。 4
2.2模块库存。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 4
3信号说明。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 6
4电气规格。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 11
4.1 SDRAM总线时序。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 14
4.2 SPDIF时机。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 15
4.3串行音频接口时序。 。 。 。 。 。 。 。 。 。 16
4.4 DDATA / PST / PSTCLK调试接口。 。 16
4.5 BDM和JTAG时序。 。 。 。 。 。 。 。 。 。 。 。 。 。 16
5封装信息和管脚。 。 。 。 。 。 。 。 。 。 18
5.1引脚分配。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 18
5.2包装图。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 24
6产品文档。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 31
6.1版本历史。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 31
飞思卡尔保留改变的详细规范可能需要的，以允许在设计改进的权利的
产品。
飞思卡尔半导体公司， 2005年， 2006年。保留所有权利。
介绍
MP3解码需要从片上SRAM小于20 MHz的CPU和带宽运行。
在MCF5251是一家拥有超过125 Dhrystone的2.1 MIPS @ 140 MHz的通用系统控制器
性能。集成的外设和EMAC让MCF5251更换两个
微控制器和在某些应用中的DSP。大多数外设引脚也可被重新映射为一般
通用I / O引脚。
有关软件驱动程序和应用程序的更多信息，请参阅www.freescale.com/
的ColdFire 。
1.1
订购的部件编号
表1.订购的部件编号
表1
列出了MCF5251处理器订购的部件编号。
订购零件
数
MCF5251VM140
MCF5251DVM140
MCF5251EVM140
MCF5251CVM140
MCF5251CDVM140
MCF5251CEVM140
最大时钟
频率
140兆赫
140兆赫
140兆赫
140兆赫
140兆赫
140兆赫
套餐类型
225 MAPBGA
225 MAPBGA
225 MAPBGA
225 MAPBGA
225 MAPBGA
225 MAPBGA
工作温度
范围
-20–70°C
-20–70°C
-20–70°C
-40–85°C
-40–85°C
-40–85°C
MP3版税
不适用
解码器
解码器/编码器
不适用
解码器
解码器/编码器
部件状态
无铅
无铅
无铅
无铅
无铅
无铅
MCF5251的ColdFire处理器数据手册：技术数据，版本2.1
2
飞思卡尔半导体公司
介绍
1.2
框图
图1
示的MCF5251处理器的功能框图。
标准的ColdFire外设模块
DEBUG
模块
与JTAG
定时器
定时器引脚
I
2
C
8K
指令
缓存
5x08
DMA
I
2
的引脚
的UART （3）
5x08
打断
MUX
E- BUS
UART引脚
64K
KRAM1
的ColdFire
CF2核心
140兆赫
5x08
ARBITER
64K
KRAM0
SDRAM
接口
E- BUS
SDRAM
SRAM
IDE
BUFENB1
BUFENB2
“后门”界面
翻译者
IDE_DIOR
SmartMedia卡
个FlexCAN销
IDE_DIOW
IDE_IORDY
SPI引脚
音频接口
引脚
AD IN引脚
的FlashMedia
引脚
2X个FlexCAN
调节器
打断
调节器
SPI
接口
音频
接口
AD
逻辑
记忆棒/ SD
接口
USB 2.0
OTG控制器
USB
PHY
USB XTAL
振荡器
时钟
PLL
CRIN / CROUT销
XTAL
振荡器
REAL -TIME
时钟
RTC引脚
USB模拟
USB XTAL引脚
16字节
SRAM
ARB
DMA
ATA
调节器
ATA销
图1. MCF5251框图
MCF5251的ColdFire处理器数据手册：技术数据，版本2.1
飞思卡尔半导体公司
3
功能描述和应用信息
2
2.1
功能描述和应用信息
MCF5251的ColdFire
CORE
了ColdFire处理器版本2 （ CF2 ）的核心由两个独立的，分离的管道结构
最大限度地提高性能，同时最大限度地减少核心尺寸。取指令流水线（ IFP）是一个两阶段
管道预取指令。预取指令流然后选通入两阶段
操作数执行流水线（ OEP ），其对指令译码，读取所需的操作数，然后
执行所需的功能。
2.2
模块库存
表2.数字和模拟模块
表2
显示在处理器模块的字母序列。
块
助记符
ATA
ADC
块名
实用
分组
简要说明
的ATA的块是一个AT连接主机接口。它的主要用途是
接口有IDE硬盘驱动器和ATAPI的光盘驱动器。
六通道ADC是基于Σ-Δ的概念与12位
分辨率。这两个模拟比较器和数字部分都集成
在MCF5251 。
音频接口连接到内部总线携带的所有音频数据。
每个接收器放置的音频总线和每一个在其接收到的数据
发射机把数据从音频总线进行传输。
音频接口模块提供必要的输入和输出
功能，以接收和发送在串行音频数字音频信号
接口（ IIS / EIAJ ），并通过数字音频接口（ IEC958 ） 。
在MCF5251集成了ROM的Bootloader ，从而使启动
从UART ， I2C ，SPI或IDE设备。
该个FlexCAN模块是全面落实博世CAN协议
2.0B规范，同时支持标准和扩展的消息
帧。
三个可编程的片选输出（ CS0 / CS4 ， CS1 ， CS2和）
提供信号，使外部存储器无缝连接，
外围电路。
有四个完全可编程的DMA通道，以加速数据传输。
先进的技术连接
附件控制器外设
电池电量/键盘
模拟/数字
变流器
音频总线
模拟量输入
AB
音频
接口
音频
接口
引导ROM
连接
外设
连接
外设
连接
外设
CORE
目的
音频接口
BROM
个FlexCAN
引导程序
双控制器区域
网络2.0B
通信单元
片选模块
CSM
DMAC
直接内存
门禁控制器
模块
增强型乘法
累加模块
EMAC
MBUS
MMC / SD
集成的EMAC单元提供一组通用的DSP运算和
增强了ColdFire架构的整数乘法指令。
存储器总线接口总线操作的ColdFire内核或之间的总线接口控制器传输数据
DMA和存储器，外围设备或外部总线上的其它设备。
多媒体
卡/安全数字
接口
闪存接口是索尼记忆棒， SecureDigital和多媒体
卡接口卡相兼容。
注意：
索尼存储器接口不支持索尼使用MagicGate 。
MCF5251的ColdFire处理器数据手册：技术数据，版本2.1
4
飞思卡尔半导体公司
功能描述和应用信息
表2.数字和模拟模块（续）
块
助记符
GPIO
GPT
IDE
块名
通用I / O
接口
通用定时器
模块
集成驱动器
电子
指令缓存
国米IC
通讯
模块
内置128 KB
SRAM
内部电压
调节器
联合测试行动
组
实用
分组
系统
积分
定时器
外设
连接
外设
CORE
连接
外设
国内
内存
线性
调节器
试验
DEBUG
简要说明
GPIO信号被复用的各种其它信号。
定时器模块包括两个通用定时器，其中每个
包含一个自由运行的16位定时器。
IDE的硬件包括总线缓冲器的地址和数据，并
为了降低负载总线上，并防止SDRAM和闪存
传播到IDE总线的访问。
指令高速缓存，提供缓存提高系统性能
到执行单元的指令在一个时钟周期。
两线I
2
C总线接口，兼容与飞利浦I
2
C总线
标准，是指之间交换数据的双向串行总线
设备。
128 KB的片上SRAM拆分为两家银行， SRAM0 （ 64K ）和
SRAM1 （ 64K ） 。它提供了ColdFire内核的单时钟周期访问。
内部1.2伏稳压器是用来提供的CPU和PLL部分
的MCF5251确定，减小了所需的外部元件的数量和
允许操作从单电源轨，通常为3.3伏。
为了帮助系统诊断与制造测试中， MCF5251
包括专用的用户可访问的测试逻辑，其符合IEEE
对于边界扫描可测试性1149.1A标准，通常被称为联合
测试行动组，或JTAG 。
该QSPI模块提供了排队串行外设接口
传输能力。
该RTC是一个时钟，用于跟踪当前的时间，即使时钟
关闭。
后台调试模式（ BDM ）接口提供了系统的调试。
SDRAM控制器提供了一个无缝接口，一个银行
SDRAM ，并且最多可寻址32MB 。该控制器支持一个16位的
数据总线。控制器工作在页模式中，非页模式，并
突发页模式，并支持SDRAM芯片。
SIM卡提供的内部和外部总线的全面控制和
作为ColdFire内核和内部之间的界面
外设或外部设备。 SIM卡是负责两
中断控制器（设置优先级和级别） 。它还配置
GPIO端口。
该振荡器来自全国各地CRIN连接外部晶振工作
和CROUT 。该电路还可以从外部的时钟操作
连接到CRIN 。芯片上的可编程锁相环，它产生
处理器时钟，允许使用几乎任何低频外部时钟
（ 5-35兆赫） 。
INC。
I
2
C
SRAM
LIN
JTAG
QSPI
RTC
BDM
SDRAMC
排队序列
外设接口
实时时钟
背景调试
接口
同步DRAM
内存控制器
连接
接口
定时器
外设
试验
DEBUG
外设
接口
SIM卡
系统集成
模块
系统
积分
PLL
系统振荡器和系统
锁相环
时钟
MCF5251的ColdFire处理器数据手册：技术数据，版本2.1
飞思卡尔半导体公司
5
QQ：2881677436 复制
