飞思卡尔半导体公司
内部SRAM
512字节的片上SRAM提供了ColdFire内核的一个时钟周期访问。该SRAM可存储
处理器堆栈和关键代码或数据段，以最大限度地提高性能。
DRAM控制器
在MCF5206 DRAM控制器提供了一个无缝接口多达2组的DRAM ，每一个都可以
从128字节至256兆字节大小。该控制器支持的8位，16位或32位数据总线。独特
解决方案允许增加系统内存大小没有改变路由的地址线和重新布线
板。控制器工作在全页模式，突发页模式，或在常规模式，并支持
扩展数据输出（ EDO ）的DRAM 。频率为33MHz时， DRAM控制器支持的DRAM的存取时间快
作为为60ns 。
DUART模块
全双工DUART模块包含独立的接收器和发射器，可以通过定时的
DUART内部定时器。该定时器的时钟由系统时钟或由TIN引脚提供的外部时钟。
数据格式可以是5 ， 6 ， 7或8位，偶，奇或无奇偶校验，以及多达2个停止位在1/16的增量。
四字节接收缓冲器和两个字节的发送缓冲区最大限度地减少CPU的服务电话。该DUART模块还
提供了多种错误检测和可屏蔽中断的能力。调制解调器支持包括请求到发送
（RTS）和清除发送（ CTS）的线路。
系统时钟提供了通过一个可编程预分频器的时钟功能。用户可以选择全双工，
autoecho回环，本地环回和远端环回模式。可编程DUART可以打断
CPU在各种正常或错误条件的事件。
飞思卡尔半导体公司...
定时器模块
定时器模块包括2个通用定时器，其中每个都包含一个自由运行的16位定时器的使用
在任何的3种模式。一模式捕获定时器值与一个外部事件。另一种模式触发
外部信号或中断时，计时器到达设定值时的CPU，而第三模式计数外部
事件。定时器单元具有一个8位的预分频器，它允许在时钟输入频率，它是编程
来自于系统时钟。可编程定时器输出引脚或者产生一个低电平脉冲或
切换输出。
Motorola总线（ M总线）模块
该M总线接口是一个两线双向串行总线的设备，并且之间交换数据。
与I兼容
2
C总线标准。在M -Bus的到底最大限度地减少设备之间的互连
系统最适合那些需要快速沟通的偶然爆发过短的应用
在几个设备之间的距离。总线电容和独特的地址数限制最大
通信长度和可连接的设备的数量。
系统接口
在MCF5206处理器提供了一个无缝连接8位， 16位和32位端口尺寸SRAM， ROM ，以及
具有独立可编程控制的断言和片选的否定和外围设备
写使能。可编程的地址和数据的保持时间可以扩展为一个兼容的接口，以
外部设备和存储器。在MCF5206还支持突发光盘。
外部总线接口。
在ColdFire内核之间的总线接口控制器的信息传送
内存，外围设备或外部总线上的其他高手。外部总线接口提供了多达28位
的地址总线空间， 32位的数据总线，和所有相关的控制信号。该接口实现了
扩展的同步协议，支持群发业务。对于非同步外部存储器和
外设，在MCF5206处理器提供备用异步总线传输的确认
信号。
简单的双线请求/应答的MCF5206处理器与另一个总线之间的总线仲裁
大师，如DMA设备，是无缝与仲裁处理内部的MCF5206处理器。
另外，外部总线仲裁器可以控制更复杂的三线（请求拨款，忙）多主
总线仲裁，允许重叠总线仲裁与一个时钟总线切换。
片选。
8个可编程的片选输出提供信号，使外部存储器和
4
MCF5206产品信息
欲了解更多有关该产品，
转到： www.freescale.com
摩托罗拉
QQ：2881677436 复制
