飞思卡尔半导体公司
产品建议
HCS12DBFAMILYPP/D
修订版0.7 ，第8/2003
HCS12DB系列产品
提案
飞思卡尔半导体公司...
介绍
的专为汽车应用的复用，成员
MC9S12DB -家庭的16位闪存微控制器完全销
兼容，使用户的不同存储之间进行选择
外设选项的可扩展设计。所有MC9S12DB家族成员都
标准的片上外设包括一个16位中央处理器组成
单元（ CPU12 ），最高达128K字节的闪速EEPROM ，8K字节的RAM ， 2K字节
的EEPROM，两个异步串行通信接口（SCI），达
两个串行外设接口（ SPI ） ，一个增强型捕捉定时器（ ECT ），两个8
信道， 10位模拟 - 数字转换器（ ADC）的八通道脉冲 -
宽度调制器（ PWM ）的Byteflight接口和多达两个CAN 2.0 A，B
软件兼容模块（ MSCAN12 ） 。系统资源映射，时钟
代，中断控制和总线接口由系统管理
集成模块（SIM） 。该MC9S12DB ，家庭有完整的16位数据通道
境，然而，外部总线可以工作在一个8位窄模式，从而
单8位宽的存储器可以连接以降低成本的系统。该
夹杂物的PLL电路的允许功耗和性能要
调整，以适应业务需要。除了现有的I / O端口
每个模块中，多达22个I / O端口可与唤醒的能力
停止或等待模式。
表1. MC9S12DB家庭成员
FL灰
128K
64K
内存
8K
8K
EEPROM
2K
2K
包
112 LQFP
80 QFP
80 QFP
设备
MC9S12DB128
MC9S12DB64
可以
2
0
0
字节
飞行
1
1
1
SCI
2
1
1
SPI
2
2
1
A / D
2/16
1/8
1/8
PWM
8通道
7 CH
7 CH
I / O
91
59
59
本文件包含的新产品信息。在此说明和信息，如有变更，恕不另行通知。
摩托罗拉公司， 2003
欲了解更多有关该产品，
转到： www.freescale.com
飞思卡尔半导体公司
HCS12DBFAMILYPP/D
特点
注意：
这里没有列出的所有功能在所有CON连接gurations可用。
16位的CPU12为
- 与M68HC11指令集向上兼容
- 中断堆栈和编程模型相同M68HC11
- 20位ALU
- 指令队列
- 增强的变址寻址
复用总线
- 单芯片或扩大
- 16个地址/数据16宽或16个地址/数据8窄幅模式
- 外部地址空间1 MB的数据和程序空间（ 112针
包只）
唤醒取决于封装选项中断输入
- 8位端口H
- 4位端口J
- 8位端口与PWM / SPI共享
内存选件
- 64K ， 128K字节的FLASH EEPROM
- 2K字节的EEPROM
- 8K字节的RAM
一个或两个模拟 - 数字转换器（ ATD）
- 12次的8通道， 10位分辨率取决于包
选项
- 外部转换触发功能
最多两个的1M位每秒， CAN 2.0 A ，B软件兼容
模块
- 五接收和三个发送缓冲器
- 灵活的标识符过滤器可编程为2× 32位， 4个16位或
8×8位
- 四个独立的中断通道RX，TX ，错误和唤醒
- 低通滤波器唤醒功能
- 环回自测试操作
增强型捕捉定时器（ ECT ）
- 与7位预分频器的16位主计数器
- 8个可编程输入捕捉和输出比较通道; 4的
8个输入捕获缓冲液
- 输入捕获过滤器和缓冲器，在四个连续三次捕捉
信道，或在四个通道与捕获2捕获/比较
可选择的其余四个
- 4个8位或两个16位脉冲累加器
- 16位模数递减计数器， 4位预分频器
- 四个用户可选时延计数器信号滤波
飞思卡尔半导体公司...
2
HCS12DB系列产品建议
摩托罗拉
欲了解更多有关该产品，
转到： www.freescale.com
飞思卡尔半导体公司
HCS12DBFAMILYPP/D
特点
飞思卡尔半导体公司...
七八个PWM通道，可编程周期和占空比
- 8位的4通道位或16位的2通道（ 80引脚版）
- 8位8通道或者16位的4通道（112引脚版本）
- 独立控制每个脉冲宽度和占空比
- 中央重点或左对齐的输出
- 与宽的频率范围可编程时钟选择逻辑
串行接口
- 两个异步串行通信接口（ SCI ）
- 最多两个同步串行外设接口（ SPI ）
字节飞行
- 10 Mbit / s的串行协议
SIM （系统集成模块）
- 中国中铁（窗COP看门狗，实时中断，时钟监视器
时钟产生和复位）
- MEBI （复用的外部总线接口）
- MMC卡（内存映射接口）
- INT （中断控制）
- BKP （断点）
- BDM （背景调试模式）
时钟发生器
- 锁相环时钟倍频器
- 在没有外部时钟的跛行回家模式
- 低速模式分
- 低功耗0.5 40 MHz晶体振荡器的参考时钟
工作频率
- 50 MHz的相当于25 MHz的总线速度为单芯片
- 40 MHz的相当于20 MHz的总线速度在扩展总线模式
内部5 V至2.5 V稳压器
112引脚LQFP或80引脚QFP封装
- I / 5- V输入和驱动能力O线
- 5 V输入ATD
- 双电源供电（ 5 V的I / O和ATD ， 2.5 V逻辑
开发支持
- 单线后台调试模式（ BDM ）
- 片上硬件断点
摩托罗拉
HCS12DB系列产品建议
3
欲了解更多有关该产品，
转到： www.freescale.com
飞思卡尔半导体公司
HCS12DBFAMILYPP/D
引脚输出的解释：
引脚输出的解释：
A / D转换为模块数的A / D通道/总数。
I / O数量：
- 112引脚封装：
- 端口A = 8 ，B = 8 ，只有E = 6 + 2输入时， H = 8 ，J = 4，K = 7， M = 8 ，
P = 8 ，S = 8 ，T = 8 ，
- PAD = 16只输入。
- 22输入提供中断功能（ H = 8 ， P = 8 ， J = 4 ， IRQ ，
XIRQ ）
- 80引脚封装：
- 端口A = 8 ， B = 8 ，只有E = 6 + 2的输入， M = 6 ， P = 7 ， S = 6 ， T =
只有8个， PAD = 8个输入
- 9输入提供中断功能（P = 7 ， IRQ ， XIRQ ）
MC9S12DB64功能只有一个SPI ， SPI0
0或端口H3 ： SPI1引脚与PWM3分享下0路由的
软件控制
飞思卡尔半导体公司...
摩托罗拉
HCS12DB系列产品建议
5
欲了解更多有关该产品，
转到： www.freescale.com
文档编号
9S12DT128DGV2/D
MC9S12DT128
设备用户指南
V02.09
也包括
MC9S12DT128E ， MC9S12DG128E ，
MC9S12DJ128E ， MC9S12DG128 ，
MC9S12DJ128 ， MC9S12DB128
原始发行日期： 2001年6月18日
修订日期： 2003年10月15日
摩托罗拉公司
摩托罗拉保留此更改，恕不另行通知任何产品，以提高可靠性，功能或向右
设计。摩托罗拉不承担因应用或使用本文所描述的任何产品或电路的任何责任;
它也没有传达根据其专利权的任何许可或他人的权利。摩托罗拉产品不是设计，意，
或授权使用的系统组件用于外科植入到体内，或其他应用程序旨在
支持或维持生命，或任何其他应用程序在摩托罗拉产品的故障可能造成一种情况，
可能发生的人身伤害或死亡。如果买方购买或使用摩托罗拉产品的任何意外或未经授权
应用程序，买方应赔偿并持有摩托罗拉和其职员，雇员，子公司，联营公司及分销商无害
对所有索赔，费用，损失，费用，以及直接或间接引起的，合理的律师费，任何索赔
人身伤害或死亡等意外或未经授权的使用有关，即使此类索赔称，摩托罗拉是
疏忽就部分的设计和制造。
1
MC9S12DT128设备用户指南 - V02.09
修订历史
版本修订生效
数
日期
日期
V01.00
V01.01
V01.02
V01.03
V01.04
V01.05
6月18日
2001
7月23日
2001
9月23日
2001
10月12日
2001
2月27日
2002
3月4日
2002
6月18日
2001
7月23日
2001
9月23日
2001
10月12日
2001
2月27日
2002
3月4日
2002
作者
更改说明
最初的版本（父文档V2.03挖dp256 ） 。
复查更新版本
改变零件名称，添加皮尔斯模式，更新电
特征
一些小的修正
更换STAR12由HCS12
MC- QUALI网络阳离子（ IOL / IOH ） ，数据更新后的电气规范
皮尔斯， NVM可靠性
新的文件编号。纠正错别字
VDD上升到2.35V ，去除分钟。振荡器启动
除了从封面中删除文档的订单号
补充：
拉列信号表，
例如锁相环滤波计算，
对结对板和封装的热值，
BGND引脚的上拉
部分订单信息
全球寄存器表
芯片CON组fi guration摘要
莫迪网络编辑：
减少等待和运行IDD值
第二章操作模式
变化的漏电流ADC输入下降到+ -1uA
更正：
中断向量表使能寄存器不一致
对于80QFP VREGEN位置的PCB布局
新的掩模组
变化的部分数量从DTB128到DT128
功能的变化：
在仿真模式ROMCTL变化
80引脚字节飞行封装选项可用
有2位后门密钥闪存启用
其他CAN0路由PJ7,6
与同步和确认功能，提高BDM
新零件身份证号码
改进：
显着提高了NVM可靠性数据
更正：
中断向量表
更新模块用户指南版本序言
更新附录A电气特性
V01.06
7月8日
2002
7月22日
2002
V02.00
1月11日
2002
1月11日
2002
V02.01
02月01日
2002
02月01日
2002
2
MC9S12DT128设备用户指南 - V02.09
版本修订生效
数
日期
日期
作者
更改说明
改变XCLKS到PE7表2-2
在图2-1更新的设备部件号
图3-1更新BDM时钟
在概述& 取出SIM卡的说明
uposc
规格表A -15
VDD & VDDPLL （表A - 4 ） ， IOL / IOH的更新电气规格
（表A - 6 ） ，C
插件
（表A- 9 ） ，C
IN
（表A - 6 & A- 15 ） ，
表A - 6更新中断脉冲时序变量
在图2-1更新的设备部件号
上封面和表0-2添加文件号码
清理图。 1-1,2-1
更新了第1.5节的说明
校正的PE分配在表2-2中，图2-5,6,7 。
纠正NVM大小在第16 ， 17
加我
REF
规格为1ATD表A- 8
添加空白入住A.3.1.5和表A- 11
表A - 15更新CRG规范
补充：
拉列信号表，
例如锁相环滤波计算，
对结对板和封装的热值，
BGND引脚的上拉
部分订单信息
全球寄存器表
芯片CON组fi guration摘要
在CRG设备特定网络连接C产品介绍
莫迪网络编辑：
减少等待和运行IDD值
第二章操作模式
变化的漏电流ADC输入下降到+ -1uA
PLL频率/电压增益值小的改性阳离子科幻
更正：
80引脚封装的引脚名称/功能
中断向量表使能寄存器不一致
对于80QFP VREGEN位置的PCB布局
更正：
注册地址不匹配1.5.1
去除文档顺序没有。从修订历史页面
改名"Preface"部分"Derivative差异与
文档references" 。添加细节衍生物失踪
CAN0 / 1/4 ， BDLC ， IIC和/或字节飞行
添加2L40K面具1.6节设置
在前言中加入OSC用户指南， “参考文件”
在科幻克3-1添加振荡器时钟连接到BDM的S12_CORE
在“本地激活”栏中纠正几个寄存器和位名称
表5.1中断向量地址
第HCS12核心区块描述：提到备用时钟
BDM的为等同于振荡器时钟
增加了新的一节： “振荡器（ OSC ）模块描述”
更正表"PLL Characteristics"的注脚： FOSC = 4MHz时
V02.02
03月08日
2002
03月08日
2002
V02.03
3月14日
2002
3月14日
2002
V02.04
8月16日
2002
8月16日
2002
V02.05
09月12日
2002
09月12日
2002
V02.06
11月6日
2002
11月6日
2002
3
MC9S12DT128设备用户指南 - V02.09
版本修订生效
数
日期
日期
作者
更改说明
添加3L40K面具1.6节设置
在1.5.1节“详细存储器映射”更正登记簿条目
在第2.3.31更新说明ROMCTL
更新了4.3.3节“不保护微控制器”
纠正和更新设备特定网络信息OSC
（ 8.1节） &字节飞行（ 15.1节）
最新的注脚表A - 4 “工作条件”
VDDM对VDDR在第更改后的参考A.1.8
在表A - 6 “ 5V I输入漏电流去除脚注/ O
特色」
添加部件号MC9S12DT128E ， MC9S12DG128E和
MC9S12DJ128E在“前言”及相关部件编号引用
移除掩模组0L40K和2L40K从表1-3
以HCS12内核指南改为引用由个人
HCS12模块引导表0-2 ，第1.5.1和第6 ;
更新图3-1 “时钟连接”，显示个别HCS12
块
纠正PIM模块名称，并在表文档顺序号
0-2 “参考文件”
纠正ECT脉冲蓄电池在1.2节的描述
“功能”
图2-1 112LQFP引脚分配纠正KWP5销名
对于PE7和PE4 - PE0在纠正拉电阻CTRL /复位状态
表2.1 “信号属性”
在Flash中第17条提到的“ S12LRAE ”引导程序
在TEST引脚在表A - 1钳纠正注脚
「绝对最大额定值」
修正的最小总线频率为0.25MHz在表A- 4
“工作条件”
由“行编程”中A.3 “ NVM取代”爆编程“
Flash和EEPROM “
校正EEPROM空白支票的时间在表A- 11 “ NVM
时序特性“
表A -18 “SPI主/从纠正工作频率
模式时序特性
V02.07
1月29日
2003
1月29日
2003
V02.08
2月26日
2003
2月26日
2003
V02.09
10月15日
2003
10月15日
2003
4
MC9S12DT128设备用户指南 - V02.09
5
MC9S12DT128
设备用户指南
占地面积MC9S12DT128E ， MC9S12DG128E ，
MC9S12DJ128E ， MC9S12DG128 ， MC9S12DJ128 ，
MC9S12DB128 ， MC9S12A128 ， SC515846 ， SC515847 ，
SC515848 ， SC515849 ， SC101161DT ， SC101161DG ，
SC101161DJ ， SC102202 ， SC102203 ， SC102204 ，
SC102205
HCS12
微控制器
9S12DT128DGV2/D
V02.15
2005年10月5日
freescale.com
设备用户指南 - 9S12DT128DGV2 / D V02.15
修订历史
版本修订生效
数
日期
日期
V01.00
V01.01
V01.02
V01.03
V01.04
V01.05
6月18日
2001
7月23日
2001
9月23日
2001
10月12日
2001
2月27日
2002
3月4日
2002
6月18日
2001
7月23日
2001
9月23日
2001
10月12日
2001
2月27日
2002
3月4日
2002
作者
更改说明
最初的版本（父文档V2.03挖dp256 ） 。
复查更新版本
改变零件名称，添加皮尔斯模式，更新电
特征
一些小的修正
更换STAR12由HCS12
MC- QUALI网络阳离子（ IOL / IOH ） ，数据更新后的电气规范
皮尔斯， NVM可靠性
新的文件编号。纠正错别字
VDD上升到2.35V ，去除分钟。振荡器启动
除了从封面中删除文档的订单号
补充：
拉列信号表，
例如锁相环滤波计算，
对结对板和封装的热值，
BGND引脚的上拉
部分订单信息
全球寄存器表
芯片CON组fi guration摘要
莫迪网络编辑：
减少等待和运行IDD值
第二章操作模式
变化的漏电流ADC输入下降到+ -1uA
更正：
中断向量表使能寄存器不一致
对于80QFP VREGEN位置的PCB布局
新的掩模组
变化的部分数量从DTB128到DT128
功能的变化：
在仿真模式ROMCTL变化
80引脚字节飞行封装选项可用
有2位后门密钥闪存启用
其他CAN0路由PJ7,6
与同步和确认功能，提高BDM
新零件身份证号码
改进：
显着提高了NVM可靠性数据
更正：
中断向量表
更新模块用户指南版本序言
更新附录A电气特性
V01.06
7月8日
2002
7月22日
2002
V02.00
1月11日
2002
1月11日
2002
V02.01
02月01日
2002
02月01日
2002
2
飞思卡尔半导体公司
设备用户指南 - 9S12DT128DGV2 / D V02.15
版本修订生效
数
日期
日期
作者
更改说明
改变XCLKS到PE7表2-2
在图2-1更新的设备部件号
图3-1更新BDM时钟
在概述& 取出SIM卡的说明
uposc
规格表A -15
VDD & VDDPLL （表A - 4 ） ， IOL / IOH的更新电气规格
（表A - 6 ） ，C
插件
（表A- 9 ） ，C
IN
（表A - 6 & A- 15 ） ，
表A - 6更新中断脉冲时序变量
在图2-1更新的设备部件号
上封面和表0-2添加文件号码
清理图。 1-1,2-1
更新了第1.5节的说明
校正的PE分配在表2-2中，图2-5,6,7 。
纠正NVM大小在第16 ， 17
加我
REF
规格为1ATD表A- 8
添加空白入住A.3.1.5和表A- 11
表A - 15更新CRG规范
补充：
拉列信号表，
例如锁相环滤波计算，
对结对板和封装的热值，
BGND引脚的上拉
部分订单信息
全球寄存器表
芯片CON组fi guration摘要
在CRG设备特定网络连接C产品介绍
莫迪网络编辑：
减少等待和运行IDD值
第二章操作模式
变化的漏电流ADC输入下降到+ -1uA
PLL频率/电压增益值小的改性阳离子科幻
更正：
80引脚封装的引脚名称/功能
中断向量表使能寄存器不一致
对于80QFP VREGEN位置的PCB布局
更正：
注册地址不匹配1.5.1
去除文档顺序没有。从修订历史页面
改名"Preface"部分"Derivative差异与
文档references" 。添加细节衍生物失踪
CAN0 / 1/4 ， BDLC ， IIC和/或字节飞行
添加2L40K面具1.6节设置
在前言中加入OSC用户指南， “参考文件”
在科幻克3-1添加振荡器时钟连接到BDM的S12_CORE
在“本地激活”栏中纠正几个寄存器和位名称
表5.1中断向量地址
第HCS12核心区块描述：提到备用时钟
BDM的为等同于振荡器时钟
增加了新的一节： “振荡器（ OSC ）模块描述”
更正表"PLL Characteristics"的注脚： FOSC = 4MHz时
V02.02
03月08日
2002
03月08日
2002
V02.03
3月14日
2002
3月14日
2002
V02.04
8月16日
2002
8月16日
2002
V02.05
09月12日
2002
09月12日
2002
V02.06
11月6日
2002
11月6日
2002
飞思卡尔半导体公司
3
设备用户指南 - 9S12DT128DGV2 / D V02.15
版本修订生效
数
日期
日期
作者
更改说明
添加3L40K面具1.6节设置
在1.5.1节“详细存储器映射”更正登记簿条目
在第2.3.31更新说明ROMCTL
更新了4.3.3节“不保护微控制器”
纠正和更新设备特定网络信息OSC
（ 8.1节） &字节飞行（ 15.1节）
最新的注脚表A - 4 “工作条件”
VDDM对VDDR在第更改后的参考A.1.8
在表A - 6 “ 5V I输入漏电流去除脚注/ O
特色」
添加部件号MC9S12DT128E ， MC9S12DG128E和
MC9S12DJ128E在“前言”及相关部件编号引用
移除掩模组0L40K和2L40K从表1-3
以HCS12内核指南改为引用由个人
HCS12模块引导表0-2 ，第1.5.1和第6 ;
更新图3-1 “时钟连接”，显示个别HCS12
块
纠正PIM模块名称，并在表文档顺序号
0-2 “参考文件”
纠正ECT脉冲蓄电池在1.2节的描述
“功能”
图2-1 112LQFP引脚分配纠正KWP5销名
对于PE7和PE4 - PE0在纠正拉电阻CTRL /复位状态
表2.1 “信号属性”
在Flash中第17条提到的“ S12LRAE ”引导程序
在TEST引脚在表A - 1钳纠正注脚
「绝对最大额定值」
修正的最小总线频率为0.25MHz在表A- 4
“工作条件”
由“行编程”中A.3 “ NVM取代”爆编程“
Flash和EEPROM “
校正EEPROM空白支票的时间在表A- 11 “ NVM
时序特性“
表A -18 “SPI主/从纠正工作频率
模式时序特性
在“衍生的区别” ， 2.1 “设备增加A128的信息
引脚排列“ ， 2.2 ”信号属性摘要“ ，如图23-2所示& 23-4
增加了无铅封装选项（ PVE ）表0-2 “演绎
不同的MC9S12DB128 “图0-1 ”订单部分号码
举例】
添加了“ AEC对外贸易资质科幻版”行中的“衍生的差异”表
0-1 & 0-2 。
添加部件号SC515846 ， SC515847 ， SC515848和
SC515849在“衍生的差异”表0-1 & 0-2 ，第2节，
和第23 。
在表中更正，补充掩模组4L40K 0-1 & 0-2和
第1.6节。
纠正BDLC模块可用性DB128 80QFP参与
“衍生的差异”表0-2 。
V02.07
1月29日
2003
1月29日
2003
V02.08
2月26日
2003
2月26日
2003
V02.09
10月15日
2003
10月15日
2003
V02.10
2月6日
2004
2月6日
2004
V02.11
5月3日
2004
5月3日
2004
4
飞思卡尔半导体公司
设备用户指南 - 9S12DT128DGV2 / D V02.15
版本修订生效
数
日期
日期
12月06日
2004
12月06日
2004
作者
更改说明
添加掩模组0L94R
添加的项V
IH ， EXTAL
, V
IL ， EXTAL
， & V
HYS ， EXTAL
表A - 15
“振荡器特性”
从表A-4 “工作条件”为已删除项目“振荡器”
它已经包括在表中“振荡器特性”
A128在表0-1修正功能列表“衍生的差异”
最新封面
添加部件号SC101161DT ， SC101161DG ， SC101161DJ ，
SC102202 ， SC102203 ， SC102204 ， & SC102205
加入masksets 5L40K &1L59W
改变的吨
Javg
至85 ℃，在表A- 12 “ NVM可靠性” &加
关于数据保留的注脚
更新了“ NVM可靠性”表A-12格式添加的数据。
添加网络连接gure A- 2 “的典型耐力与温度”
V02.12
V02.13
3月4日
2005
3月4日
2005
V02.14
4月28日
2005
4月28日
2005
V02.15
10月05日
2005
10月05日
2005
飞思卡尔半导体公司
5
MC9S12DT128
设备用户指南
占地面积MC9S12DT128E ， MC9S12DG128E ，
MC9S12DJ128E ， MC9S12DG128 ， MC9S12DJ128 ，
MC9S12DB128 ， MC9S12A128 ， SC515846 ， SC515847 ，
SC515848 ， SC515849 ， SC101161DT ， SC101161DG ，
SC101161DJ ， SC102202 ， SC102203 ， SC102204 ，
SC102205
HCS12
微控制器
9S12DT128DGV2/D
V02.17
2010年6月3日
freescale.com
设备用户指南 - 9S12DT128DGV2 / D V02.17
修订历史
版本修订生效
数
日期
日期
V01.00
V01.01
V01.02
V01.03
V01.04
V01.05
6月18日
2001
7月23日
2001
9月23日
2001
10月12日
2001
2月27日
2002
3月4日
2002
6月18日
2001
7月23日
2001
9月23日
2001
10月12日
2001
2月27日
2002
3月4日
2002
作者
更改说明
最初的版本（父文档V2.03挖dp256 ） 。
复查更新版本
改变零件名称，添加皮尔斯模式，更新电
特征
一些小的修正
更换STAR12由HCS12
MC- QUALI网络阳离子（ IOL / IOH ） ，数据更新后的电气规范
皮尔斯， NVM可靠性
新的文件编号。纠正错别字
VDD上升到2.35V ，去除分钟。振荡器启动
除了从封面中删除文档的订单号
补充：
拉列信号表，
例如锁相环滤波计算，
对结对板和封装的热值，
BGND引脚的上拉
部分订单信息
全球寄存器表
芯片CON组fi guration摘要
莫迪网络编辑：
减少等待和运行IDD值
第二章操作模式
变化的漏电流ADC输入下降到+ -1uA
更正：
中断向量表使能寄存器不一致
对于80QFP VREGEN位置的PCB布局
新的掩模组
变化的部分数量从DTB128到DT128
功能的变化：
在仿真模式ROMCTL变化
80引脚字节飞行封装选项可用
有2位后门密钥闪存启用
其他CAN0路由PJ7,6
与同步和确认功能，提高BDM
新零件身份证号码
改进：
显着提高了NVM可靠性数据
更正：
中断向量表
更新模块用户指南版本序言
更新附录A电气特性
V01.06
7月8日
2002
7月22日
2002
V02.00
1月11日
2002
1月11日
2002
V02.01
02月01日
2002
02月01日
2002
2
飞思卡尔半导体公司
设备用户指南 - 9S12DT128DGV2 / D V02.17
版本修订生效
数
日期
日期
作者
更改说明
改变XCLKS到PE7表2-2
在图2-1更新的设备部件号
图3-1更新BDM时钟
在概述& 取出SIM卡的说明
uposc
规格表A -15
VDD & VDDPLL （表A - 4 ） ， IOL / IOH的更新电气规格
（表A - 6 ） ，C
插件
（表A- 9 ） ，C
IN
（表A - 6 & A- 15 ） ，
表A - 6更新中断脉冲时序变量
在图2-1更新的设备部件号
上封面和表0-2添加文件号码
清理图。 1-1,2-1
更新了第1.5节的说明
校正的PE分配在表2-2中，图2-5,6,7 。
纠正NVM大小在第16 ， 17
加我
REF
规格为1ATD表A- 8
添加空白入住A.3.1.5和表A- 11
表A - 15更新CRG规范
补充：
拉列信号表，
例如锁相环滤波计算，
对结对板和封装的热值，
BGND引脚的上拉
部分订单信息
全球寄存器表
芯片CON组fi guration摘要
在CRG设备特定网络连接C产品介绍
莫迪网络编辑：
减少等待和运行IDD值
第二章操作模式
变化的漏电流ADC输入下降到+ -1uA
PLL频率/电压增益值小的改性阳离子科幻
更正：
80引脚封装的引脚名称/功能
中断向量表使能寄存器不一致
对于80QFP VREGEN位置的PCB布局
更正：
注册地址不匹配1.5.1
去除文档顺序没有。从修订历史页面
改名"Preface"部分"Derivative差异与
文档references" 。添加细节衍生物失踪
CAN0 / 1/4 ， BDLC ， IIC和/或字节飞行
添加2L40K面具1.6节设置
在前言中加入OSC用户指南， “参考文件”
在科幻克3-1添加振荡器时钟连接到BDM的S12_CORE
在“本地激活”栏中纠正几个寄存器和位名称
表5.1中断向量地址
第HCS12核心区块描述：提到备用时钟
BDM的为等同于振荡器时钟
增加了新的一节： “振荡器（ OSC ）模块描述”
更正表"PLL Characteristics"的注脚： FOSC = 4MHz时
V02.02
03月08日
2002
03月08日
2002
V02.03
3月14日
2002
3月14日
2002
V02.04
8月16日
2002
8月16日
2002
V02.05
09月12日
2002
09月12日
2002
V02.06
11月6日
2002
11月6日
2002
飞思卡尔半导体公司
3
设备用户指南 - 9S12DT128DGV2 / D V02.17
版本修订生效
数
日期
日期
作者
更改说明
添加3L40K面具1.6节设置
在1.5.1节“详细存储器映射”更正登记簿条目
在第2.3.31更新说明ROMCTL
更新了4.3.3节“不保护微控制器”
纠正和更新设备特定网络信息OSC
（ 8.1节） &字节飞行（ 15.1节）
最新的注脚表A - 4 “工作条件”
VDDM对VDDR在第更改后的参考A.1.8
在表A - 6 “ 5V I输入漏电流去除脚注/ O
特色」
添加部件号MC9S12DT128E ， MC9S12DG128E和
MC9S12DJ128E在“前言”及相关部件编号引用
移除掩模组0L40K和2L40K从表1-3
以HCS12内核指南改为引用由个人
HCS12模块引导表0-2 ，第1.5.1和第6 ;
更新图3-1 “时钟连接”，显示个别HCS12
块
纠正PIM模块名称，并在表文档顺序号
0-2 “参考文件”
纠正ECT脉冲蓄电池在1.2节的描述
“功能”
图2-1 112LQFP引脚分配纠正KWP5销名
对于PE7和PE4 - PE0在纠正拉电阻CTRL /复位状态
表2.1 “信号属性”
在Flash中第17条提到的“ S12LRAE ”引导程序
在TEST引脚在表A - 1钳纠正注脚
「绝对最大额定值」
修正的最小总线频率为0.25MHz在表A- 4
“工作条件”
由“行编程”中A.3 “ NVM取代”爆编程“
Flash和EEPROM “
校正EEPROM空白支票的时间在表A- 11 “ NVM
时序特性“
表A -18 “SPI主/从纠正工作频率
模式时序特性
在“衍生的区别” ， 2.1 “设备增加A128的信息
引脚排列“ ， 2.2 ”信号属性摘要“ ，如图23-2所示& 23-4
增加了无铅封装选项（ PVE ）表0-2 “演绎
不同的MC9S12DB128 “图0-1 ”订单部分号码
举例】
添加了“ AEC对外贸易资质科幻版”行中的“衍生的差异”表
0-1 & 0-2 。
添加部件号SC515846 ， SC515847 ， SC515848和
SC515849在“衍生的差异”表0-1 & 0-2 ，第2节，
和第23 。
在表中更正，补充掩模组4L40K 0-1 & 0-2和
第1.6节。
纠正BDLC模块可用性DB128 80QFP参与
“衍生的差异”表0-2 。
V02.07
1月29日
2003
1月29日
2003
V02.08
2月26日
2003
2月26日
2003
V02.09
10月15日
2003
10月15日
2003
V02.10
2月6日
2004
2月6日
2004
V02.11
5月3日
2004
5月3日
2004
4
飞思卡尔半导体公司
设备用户指南 - 9S12DT128DGV2 / D V02.17
版本修订生效
数
日期
日期
12月06日
2004
12月06日
2004
作者
更改说明
添加掩模组0L94R
添加的项V
IH ， EXTAL
, V
IL ， EXTAL
， & V
HYS ， EXTAL
表A - 15
“振荡器特性”
从表A-4 “工作条件”为已删除项目“振荡器”
它已经包括在表中“振荡器特性”
A128在表0-1修正功能列表“衍生的差异”
最新封面
添加部件号SC101161DT ， SC101161DG ， SC101161DJ ，
SC102202 ， SC102203 ， SC102204 ， & SC102205
加入masksets 5L40K &1L59W
改变的吨
Javg
至85 ℃，在表A- 12 “ NVM可靠性” &加
关于数据保留的注脚
更新了“ NVM可靠性”表A-12格式添加的数据。
添加网络连接gure A- 2 “的典型耐力与温度”
添加掩模组2L94R
添加掩模组1L59W的MC9S12A128
V02.12
V02.13
3月4日
2005
3月4日
2005
V02.14
4月28日
2005
4月28日
2005
V02.15
V02.16
V02.17
10月05日
2005
4月12日
2008
6月3日
2010
10月05日
2005
4月12日
2008
6月3日
2010
飞思卡尔半导体公司
5
QQ：2881677436 复制
