【飞思卡尔半导体公司数据表：技术数据文档编号： MC9328MXS第3版， 2006年12月MC932】,IC型号MC9328MXSCVP10,MC9328MXSCVP10 PDF资料,MC9328MXSCVP10经销商,ic,电子元器件-51电子网

飞思卡尔半导体公司

数据表：技术数据

文档编号： MC9328MXS

第3版， 2006年12月

MC9328MXS

包装信息

塑料包装

案例1304B -01

(MAPBGA–225)

订购信息

SEE

表1第3页

介绍

简介。。。。。。。。。。。。。。。。。。。。。。。。。。 1

信号和连接。。。。。。。。。。。。。。。 4

电气特性。。。。。。。。。。。。。。 16

功能描述和应用

信息。。。。。。。。。。。。。。。。。。。。。。。。。。 18

5引脚和封装信息。。。。。。。。 71

6产品文档。。。。。。。。。。。。。。。。 73

联系信息。。。。。。。。。。。。。。。尾页

i.MX系列应用处理器提供了一个

飞跃在性能上与ARM9 微处理器

芯和高度集成的系统功能。该i.MX

家庭专门针对的要求

个人便携式产品市场提供

智能集成外设，先进的处理器

核心和电源管理功能。

该MC9328MXS （ i.MXS ）处理器采用了

先进和节能的ARM920T 核心的

在运行速度高达100 MHz 。集成模块，

其中包括一个USB设备和LCD控制器，

支持一系列的外设以提高便携

产品。它被装在一个225接触MAPBGA

封装。

图1

示出的功能框图。

在i.MXS处理器。

飞思卡尔保留改变的详细规范可能需要的，以允许在设计改进的权利的

产品。

介绍

图1. i.MXS功能框图

1.1

特点

ARM920T 微处理器内核

AHB到IP总线接口（ AIPIs ）

外部接口模块（ EIM ）

SDRAM控制器（ SDRAMC ）

DPLL时钟和电源控制模块

两个通用异步接收器/发送器（ UART 1和UART 2 ）

串行外设接口（SPI ）

两个通用32位计数器/定时器

看门狗定时器

实时时钟/采样定时器（ RTC ）

LCD控制器（ LCDC ）

脉冲宽度调制（PWM ）模块

通用串行总线（USB ）设备

直接存储器存取控制器（DMAC）

同步串行接口和IC间声音（ SSI / I

S）模块

IC间（我

C）总线模块

通用I / O（ GPIO ）端口

引导模式

以支持广泛的各种应用中，处理器提供的功能，包括下列一系列强大：

MC9328MXS技术数据，第3版

飞思卡尔半导体公司

介绍

电源管理功能

工作电压范围： 1.7 V至1.9 V核心， 1.7 V至3.3 V的I / O

225接触MAPBGA包

1.2

目标应用

该i.MXS应用处理器旨在满足医疗器械，中低端需求

个人数字助理，销售点终端，安全系统和其它应用程序需要一个基本的装置的基础上

ARM技术的开放式操作系统的支持。像i.MX系列的其他成员，在

i.MXS是专为高性能和低功耗，以延长电池寿命。

1.3

订购信息

表1. i.MXS订购信息

套餐类型

225接触MAPBGA

频率

100兆赫

温度

C至70

-40

C至85

焊球类型

无铅

订单号

MC9328MXSVP10(R2)

MC9328MXSCVP10(R2)

表1

提供订购信息。

1.4

约定

划线是用来表示一个信号时拉低即活性：例如，RESET 。

1逻辑电平

是对应于布尔值TRUE （ 1 ）状态的电压。

逻辑0电平

是对应于布尔值false （ 0 ）状态的电压。

SET

位或位手段，建立逻辑电平之一。

明确

位或位手段，建立逻辑电平为零。

信号

是电子结构，其状态传送或改变状态的传达信息。

针

是外部的物理连接。相同的引脚可以用于连接多个信号。

断言

意味着一个离散信号处于激活的逻辑状态。

—

低电平有效

信号从逻辑电平1改变为逻辑电平0。

—

高电平有效

信号从逻辑电平0改变为逻辑电平1。

否定

意味着一个断言离散信号改变逻辑状态。

—

低电平有效

信号从逻辑电平0改变为逻辑电平1。

—

高电平有效

信号从逻辑电平1改变为逻辑电平0。

LSB方法

最显著位

位，

与MSB指

最有效位

位。

引用

低，高字节或字拼写出来。

数字前面加一个百分号（％）是二进制。前面有一个美元符号（ $ ）或数字

是十六进制。

本文档使用以下约定：

MC9328MXS技术数据，第3版

飞思卡尔半导体公司

信号和连接

表2. i.MXS信号说明

信号名称

功能/注意事项

外部总线/片选（ EIM ）

表2

标识和描述被分配到封装引脚的i.MXS处理器的信号。信号

通过它们连接到内部模块进行分组。

A[24:0]

D[31:0]

EB0

EB1

EB2

EB3

CS [5：0 ]

欧洲央行

LBA

BCLK （突发时钟）

DTACK

地址总线信号

数据总线信号

MSB字节频闪低电平有效的外部使能控制D [ 31:24]字节信号。

字节频闪低电平有效的外部使能控制D [ 23:16]字节信号。

字节频闪低电平有效的外部使能控制字节信号[15 ： 8 ] 。

LSB字节频闪低电平有效的外部使能控制字节信号[ 7 ： 0 ] 。

存储器输出使能，低电平有效输出使外部数据总线。

[ 3：2 ]被复用CSD [ 1：0]和由所选的CS的芯片选择，片选信号

功能复用控制寄存器（ FMCR ）。默认CSD [1：0 ]被选择。

由闪存设备发送到EIM每当闪存设备必须终止一个低电平有效输入信号

持续的脉冲串序列，并启动一个新的（长第一接入）脉冲串序列。

低电平信号由闪存设备发送导致外部突发设备锁存开始破灭

地址。

在突发模式发送到外部同步存储器（如爆闪）时钟信号。

RW信号指示外部访问是否是读（高）或写（低）周期。作为WE输入

信号由外部DRAM 。

DTACK

信号的外部输入数据的确认信号。当使用外部的DTACK信号

作为数据的确认信号，总线超时监控产生一个总线错误时，总线周期不

由外部的DTACK信号终止后1022时钟计数已经过去了。

引导

BOOT [3：0 ]

系统启动模式选择，在该系统中的i.MXS处理器业务系统引导模式

复位是由这些引脚的设置决定。

SDRAM控制器

SDBA [4 ：0]的

SDIBA [3 ：0]的

MA [ 11:10 ]

MA [10 ：0]

DQM [3 ：0]的

CSD0

复用地址SDRAM非交错模式的银行地址信号A [ 15:11 ] 。这些信号

在逻辑上等同于SDRAM周期的核心地址p_addr [ 25:21 ] 。

SDRAM的交错处理复用地址模式的银行地址信号A [ 19:16 ] 。这些

信号在逻辑上等同于核心地址p_addr [12 ： 9 ]在SDRAM周期。

SDRAM地址信号

SDRAM地址信号，这些信号复用地址信号A [ 10 ： 1 ] 。 MA [10 ：0]被选择上

SDRAM周期。

SDRAM数据使能

SDRAM的片选信号被复用的信号CS2 。这两个信号是可选择的

通过编程系统控制寄存器。

MC9328MXS技术数据，第3版

飞思卡尔半导体公司

信号和连接

表2. i.MXS信号说明（续）

信号名称

CSD1

功能/注意事项

SDRAM的片选信号被复用CS3的信号。这两个信号都通过可选的

编程系统控制寄存器。默认情况下， CSD1被选择，所以它可以用作引导

芯片选择，通过适当配置的BOOT [3：0 ]输入引脚。

SDRAM行地址选择信号

SDRAM列地址选择信号

SDRAM的写使能信号

SDRAM时钟使能0

SDRAM时钟使能1

SDRAM时钟

未使用

时钟和复位

EXTAL16M

XTAL16M

EXTAL32K

XTAL32K

CLKO

RESET_IN

RESET_OUT

POR

晶体输入（ 4兆赫至16兆赫）时，或者当内部振荡器电路被关16 MHz振荡器输入

下来。

晶振输出

32 kHz晶振输入

32 kHz晶振输出

从内部时钟信号选择的时钟输出信号。

主复位，外部低电平有效施密特触发输入信号。当此信号变为有效，所有

模块（除了模块复位和时钟控制模块）被复位。

从看门狗定时器模块复位输出，内部低电平有效输出信号，并从断言

来源如下：上电复位，外部复位（ RESET_IN ）和看门狗超时。

上电复位 - 内部高电平有效施密特触发输入信号。上电复位信号通常

通过设计来检测电事件的外部RC电路产生。

JTAG

TRST

TDO

TDI

TCK

TMS

测试复位用于异步初始化JTAG控制器引脚外接有源低信号。

串行输出测试指令和数据。在TCK的下降沿改变。

串行输入测试指令和数据。采样于TCK的上升沿。

测试时钟通过JTAG端口进行同步测试逻辑和控制寄存器的访问。

测试模式选择进行排序的JTAG测试控制器的状态机。采样的上升沿

TCK 。

DMA

DMA -REQ

BIG_ENDIAN

DMA请求，外部DMA请求信号。复用SPI1_SPI_RDY 。

大端路输入信号，用于确定所述外部片选空间的配置。如果它是

驱动逻辑高电平复位，外部片选空间将被配置为大端。如果是从动

逻辑低电平时复位，外部芯片选择的空间将被配置为小端。该输入必须不

在上电复位则无效或芯片运行过程中改变状态。

RAS

CAS

SDWE

SDCKE0

SDCKE1

SDCLK

RESET_SF

MC9328MXS技术数据，第3版

飞思卡尔半导体公司