飞思卡尔半导体公司
数据表：技术数据
文档编号： MC9328MX1
启7 ， 2006年12月
MC9328MX1
MC9328MX1
包装信息
塑料包装
案例1304B -01
(MAPBGA–225)
订购信息
SEE
表1第3页
1
介绍
目录
1
2
3
4
简介。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1
信号和连接。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 4
电气特性。 。 。 。 。 。 。 。 。 。 。 。 。 。 22
功能描述和应用
信息。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 25
5引脚和封装信息。 。 。 。 。 。 。 。 96
6产品文档。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 98
联系信息。 。 。 。 。 。 。 。 。 。 。 。 。 。 。尾页
i.MX系列应用处理器提供了一个
飞跃在性能上与ARM9 微处理器
芯和高度集成的系统功能。该i.MX
家庭专门针对的要求
个人便携式产品市场提供
智能集成外设，先进的处理器
核心和电源管理功能。
该MC9328MX1 （ i.MX1 ）处理器采用了
先进和节能的ARM920T 核心的
在运行速度高达200 MHz 。集成模块，
其中包括一个USB设备，LCD控制器，和一个
MMC / SD主机控制器，支持一套外设
以提高便携式产品寻求提供一个丰富
多媒体体验。它被装在一个256接触
模具阵列处理球栅阵列（ MAPBGA ） 。
图1
示出的功能框图
i.MX1处理器。
飞思卡尔保留改变的详细规范可能需要的，以允许在设计改进的权利的
产品。
飞思卡尔半导体公司， 2004年， 2005年， 2006年。保留所有权利。
介绍
系统控制
JTAG / ICE
引导
动力
控制
CGM
(DPLLx2)
标准
系统I / O
GPIO
连接
MMC / SD
内存Stick
主机控制器
SPI 1和
SPI 2
UART 1
UART 2 & 3
SSI / I2S 1 & 2
I2C
USB设备
智能卡I / F
蓝牙
加速器
挨批1
MC9328MX1
CPU情结
ARM9TDMI
PWM
定时器1 & 2
RTC
看门狗
我缓存
缓存
多媒体
多媒体
加速器
视频端口
人机界面
模拟信号
处理器
LCD控制器
VMMU
打断
调节器
公共汽车
控制
挨批2
DMAC
（ 11 CHNL ）
EIM &
SDRAMC
eSRAM
(128K)
图1. i.MX1功能框图
1.1
特点
ARM920T 微处理器内核
AHB到IP总线接口（ AIPIs ）
外部接口模块（ EIM ）
SDRAM控制器（ SDRAMC ）
DPLL时钟和电源控制模块
三个通用异步接收器/发送器（UART 1 ，UART 2 ，和UART3 ）
两个串行外设接口（ SPI1和SPI2 ）
两个通用32位计数器/定时器
看门狗定时器
实时时钟/采样定时器（ RTC ）
LCD控制器（ LCDC ）
脉冲宽度调制（PWM ）模块
通用串行总线（USB ）设备
多媒体卡和安全数字（ MMC / SD ）主机控制器模块
记忆棒主机控制器（ MSHC ）
直接存储器存取控制器（DMAC）
两个同步串行接口和IC间声音（ SSI1和SSI2 / I
2
S）模块
IC间（我
2
C）总线模块
视频端口
MC9328MX1技术数据，版本7
以支持广泛的各种应用中，处理器提供的功能，包括下列一系列强大：
2
飞思卡尔半导体公司
介绍
通用I / O（ GPIO ）端口
引导模式
模拟信号处理（ ASP）的模块
蓝牙加速器（ BTA ）
多媒体加速器（ MMA ）
电源管理功能
工作电压范围： 1.7 V至1.9 V核心， 1.7 V至3.3 V的I / O
256引脚MAPBGA包
1.2
目标应用
该i.MX1处理器是针对先进的信息家电，智能手机，网络浏览器，
基于
流行的Palm OS平台上
和消息传递应用程序
如无线蜂窝产品，包括
即成
TM
008 GSM / GPRS互动沟通
.
1.3
订购信息
表1.订购信息
套餐类型
256引脚MAPBGA
频率
200兆赫
温度
0 ° C至70℃
-30℃ 70℃
150兆赫
0 ° C至70℃
-30℃ 70℃
-40 ° C至85°C
焊球类型
无铅
无铅
无铅
无铅
无铅
订单号
MC9328MX1VM20(R2)
MC9328MX1DVM20(R2)
MC9328MX1VM15(R2)
MC9328MX1DVM15(R2)
MC9328MX1CVM15(R2)
表1
提供订购信息。
1.4
约定
划线是用来表示一个信号时拉低即活性：例如，RESET 。
1逻辑电平
是对应于布尔值TRUE （ 1 ）状态的电压。
逻辑0电平
是对应于布尔值false （ 0 ）状态的电压。
To
SET
位或位手段，建立逻辑电平之一。
To
明确
位或位手段，建立逻辑电平为零。
A
信号
是电子结构，其状态传送或改变状态的传达信息。
A
针
是外部的物理连接。相同的引脚可以用于连接多个信号。
断言
意味着一个离散信号处于激活的逻辑状态。
—
低电平有效
信号从逻辑电平1改变为逻辑电平0。
—
高电平有效
信号从逻辑电平0改变为逻辑电平1。
本文档使用以下约定：
MC9328MX1技术数据，版本7
飞思卡尔半导体公司
3
信号和连接
否定
意味着一个断言离散信号改变逻辑状态。
—
低电平有效
信号从逻辑电平0改变为逻辑电平1。
—
高电平有效
信号从逻辑电平1改变为逻辑电平0。
LSB方法
最显著位
or
位，
与MSB指
最有效位
or
位。
引用
低，高字节或字拼写出来。
数字前面加一个百分号（ ％ ）是二进制。前面有一个美元符号（ $ ）或数字
0x
是十六进制。
2
信号和连接
表2. i.MX1信号说明
信号名称
功能/注意事项
外部总线/片选（ EIM ）
表2
标识和描述了被分配到封装引脚的i.MX1处理器的信号。信号
通过它们连接到内部模块进行分组。
A[24:0]
D[31:0]
EB0
EB1
EB2
EB3
OE
CS [5：0 ]
欧洲央行
LBA
BCLK （突发时钟）
RW
DTACK
地址总线信号
数据总线信号
MSB字节频闪低电平有效的外部使能控制D [ 31:24]字节信号。
字节频闪低电平有效的外部使能控制D [ 23:16]字节信号。
字节频闪低电平有效的外部使能控制字节信号[15 ： 8 ] 。
LSB字节频闪低电平有效的外部使能控制字节信号[ 7 ： 0 ] 。
存储器输出使能，低电平有效输出使外部数据总线。
[ 3：2 ]被复用CSD [ 1：0]和由所选的CS的芯片选择，片选信号
功能复用控制寄存器（ FMCR ） 。默认CSD [1：0 ]被选择。
由闪存设备发送到EIM每当闪存设备必须终止一个低电平有效输入信号
持续的脉冲串序列，并启动一个新的（长第一接入）脉冲串序列。
低电平信号由闪存设备发送导致外部突发设备锁存开始破灭
地址。
在突发模式发送到外部同步存储器（如爆闪）时钟信号。
RW信号指示外部访问是否是读（高）或写（低）周期。作为WE输入
信号由外部DRAM 。
DTACK
信号的外部输入数据的确认信号。当使用外部的DTACK信号
作为数据的确认信号，总线超时监控产生一个总线错误时，总线周期不
由外部的DTACK信号终止后1022时钟计数已经过去了。
引导
BOOT [3：0 ]
系统启动模式选择，在该系统中i.MX1处理器业务系统引导模式
复位是由这些引脚的设置决定。
SDRAM控制器
SDBA [4 ：0]的
复用地址SDRAM非交错模式的银行地址信号A [ 15:11 ] 。这些信号
在逻辑上等同于SDRAM周期的核心地址p_addr [ 25:21 ] 。
MC9328MX1技术数据，版本7
4
飞思卡尔半导体公司
信号和连接
表2. i.MX1信号说明（续）
信号名称
SDIBA [3 ：0]的
MA [ 11:10 ]
MA [10 ：0]
DQM [3 ：0]的
CSD0
CSD1
功能/注意事项
SDRAM的交错处理复用地址模式的银行地址信号A [ 19:16 ] 。这些
信号在逻辑上等同于核心地址p_addr [12 ： 9 ]在SDRAM周期。
SDRAM地址信号
SDRAM地址信号，这些信号复用地址信号A [ 10 ： 1 ] 。 MA [10 ：0]被选择上
SDRAM周期。
SDRAM数据使能
SDRAM的片选信号被复用的信号CS2 。这两个信号是可选择的
通过编程系统控制寄存器。
SDRAM的片选信号被复用CS3的信号。这两个信号都通过可选的
编程系统控制寄存器。默认情况下， CSD1被选择，所以它可以用作引导
芯片选择，通过适当配置的BOOT [3：0 ]输入引脚。
SDRAM行地址选择信号
SDRAM列地址选择信号
SDRAM的写使能信号
SDRAM时钟使能0
SDRAM时钟使能1
SDRAM时钟
未使用
时钟和复位
EXTAL16M
XTAL16M
EXTAL32K
XTAL32K
CLKO
RESET_IN
RESET_OUT
POR
晶体输入（ 4兆赫至16兆赫）时，或者当内部振荡器电路被关16 MHz振荡器输入
下来。
晶振输出
32 kHz晶振输入
32 kHz晶振输出
从内部时钟信号选择的时钟输出信号。
主复位，外部低电平有效施密特触发输入信号。当此信号变为有效，所有
模块（除了模块复位和时钟控制模块）被复位。
从看门狗定时器模块复位输出，内部低电平有效输出信号，并从断言
来源如下：上电复位，外部复位（ RESET_IN ）和看门狗超时。
上电复位 - 内部高电平有效施密特触发输入信号。上电复位信号通常
通过设计来检测电事件的外部RC电路产生。
JTAG
TRST
TDO
TDI
TCK
TMS
测试复位用于异步初始化JTAG控制器引脚外接有源低信号。
串行输出测试指令和数据。在TCK的下降沿改变。
串行输入测试指令和数据。采样于TCK的上升沿。
测试时钟通过JTAG端口进行同步测试逻辑和控制寄存器的访问。
测试模式选择进行排序的JTAG测试控制器的状态机。采样的上升沿
TCK 。
RAS
CAS
SDWE
SDCKE0
SDCKE1
SDCLK
RESET_SF
MC9328MX1技术数据，版本7
飞思卡尔半导体公司
5
飞思卡尔半导体公司
超前信息
MC9328MX1/D
3.0修订版， 2003年12月
MC9328MX1
（ i.MX1 ）综合
便携式系统
处理器
MC9328MX1/D
第4版， 2004年8月
MC9328MX1
MC9328MX1
包装信息
塑料包装
(MAPBGA–256)
订购信息
参见表2第5页
1引言
摩托罗拉的i.MX系列微处理器具有
在便携式手持设备市场表现出的领导地位。
延续这一传统，在i.MX系列提供了一个飞跃
与ARM9 微处理器内核的性能和
高度集成的系统功能。的i.MX产品
具体涉及个人的要求，
便携式产品市场提供智能综合
的外围设备，先进的处理器内核，并且功率
管理能力。
新MC9328MX1采用了先进和供电
，最多的运行速度，以高效的ARM920T 核心
200兆赫。集成模块，其中包括一台液晶
控制器，静态RAM ，支持USB，一个A / D转换器（带
触摸面板控制） ，以及一个MMC / SD主机控制器
支持一套外设，以增强产品的任何追求
提供丰富的多媒体体验。此外，该
MC9328MX1是第一款蓝牙技术准备
应用处理器。它被装在一个256引脚模具
阵列处理球栅阵列（ MAPBGA ） 。图1
第2页显示的功能框图
MC9328MX1.
目录
1引言。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1
2信号和连接。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 6
3规格。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 14
4引脚和封装信息。 。 。 。 。 。 。 。 。 。 。 。 93
联系信息。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。尾页
飞思卡尔半导体公司2004版权所有。
本文件包含的新产品信息。本文规格和信息
如有更改，恕不另行通知。
介绍
系统控制
JTAG / ICE
引导
动力
控制
CGM
(DPLLx2)
标准
系统I / O
GPIO
连接
MMC / SD
内存Stick
主机控制器
SPI 1和
SPI 2
UART 1
UART 2 & 3
SSI / I2S 1 & 2
I2C
USB设备
智能卡I / F
蓝牙
加速器
挨批1
MC9328MX1
CPU情结
ARM9TDMI
PWM
定时器1 & 2
RTC
看门狗
我缓存
缓存
多媒体
多媒体
加速器
视频端口
人机界面
模拟信号
处理器
LCD控制器
VMMU
打断
调节器
公共汽车
控制
挨批2
DMAC
（ 11 CHNL ）
EIM &
SDRAMC
eSRAM
(128K)
图1. MC9328MX1功能框图
1.1约定
本文档使用以下约定：
划线是用来表示一个信号时拉低即活性：例如，RESET 。
1逻辑电平
是对应于布尔值TRUE （ 1 ）状态的电压。
逻辑0电平
是对应于布尔值false （ 0 ）状态的电压。
To
SET
位或位手段，建立逻辑电平之一。
To
明确
位或位手段，建立逻辑电平为零。
A
信号
是电子结构，其状态传送或改变状态的传达信息。
A
针
是外部的物理连接。相同的引脚可以用于连接多个信号。
断言
意味着一个离散信号处于激活的逻辑状态。
—
低电平有效
信号从逻辑电平1改变为逻辑电平0。
—
高电平有效
信号从逻辑电平0改变为逻辑电平1。
否定
意味着一个断言离散信号改变逻辑状态。
—
低电平有效
信号从逻辑电平0改变为逻辑电平1。
—
高电平有效
信号从逻辑电平1改变为逻辑电平0。
LSB方法
最显著位
or
位，
与MSB指
最有效位
or
位。
引用低
高字节或字拼写出来。
数字前面加一个百分号（ ％ ）是二进制。前面有一个美元符号（ $ ）或数字
0x
是
十六进制。
MC9328MX1超前信息，第4
2
飞思卡尔半导体公司
介绍
1.2产品特点
以支持各种应用， MC9328MX1提供的特征的健壮的阵列，包括
以下几点：
ARM920T微处理器内核
AHB到IP总线接口（ AIPIs ）
外部接口模块（ EIM ）
SDRAM控制器（ SDRAMC ）
DPLL时钟和电源控制模块
三个通用异步接收器/发送器（ UART 1 2 UART和UART 3 ）
两个串行外设接口（ SPI ）
两个通用32位计数器/定时器
看门狗定时器
实时时钟/采样定时器（ RTC ）
LCD控制器（ LCDC ）
脉冲宽度调制（PWM ）模块
通用串行总线（USB ）设备
多媒体卡和安全数字（ MMC / SD ）主机控制器模块
记忆棒主机控制器（ MSHC ）
智能卡接口模块（SIM）
直接存储器存取控制器（DMAC）
两个同步串行接口和IC间声音（ SSI 1和SSI 2 / I
2
S）模块
IC间（我
2
C）总线模块
视频端口
通用I / O（ GPIO ）端口
引导模式
模拟信号处理（ ASP）的模块
蓝牙加速器（ BTA ）
多媒体加速器（ MMA ）
256引脚MAPBGA包
1.3目标应用
该MC9328MX1是针对先进的信息家电，智能手机，网络浏览器，数码MP3
音频播放器，基于流行的Palm OS平台上的手持式计算机，和消息收发应用程序，如
摩托罗拉的无线蜂窝产品，包括即成
TM
008 GSM / GPRS互动沟通。
MC9328MX1超前信息，第4
飞思卡尔半导体公司
3
介绍
1.4文档修订历史记录
下表提供了修订历史这个版本。这段历史只包含技术内容修订
而不是风格或语法的变化。
表1. MC9328MX1数据表修订历史
修订地点
始终
表4第14页
第3.3节“电源时序
第15页上的要求“
第3.12节， “蓝牙加速器”
第58页
调整
澄清的情况下BCLK信号突发时钟。
最大额定值表代替。
添加参考AN2537 。
关于对BTA没有软件的支持增加了“重要”的说明。
1.5产品文档
下列文件是必需的MC9328MX1的完整描述，并且需要设计
正确地与该设备。尤其是对于那些不熟悉的ARM920T处理器或以前的龙珠
产品，以下文件是有帮助的与本手册一起使用时。
ARM体系结构参考手册
（ ARM公司，订单号ARM DDI 0100 ）
ARM9DT1数据表手册
（ ARM公司，订单号ARM DDI 0029 ）
ARM技术参考手册
（ ARM公司，订单号ARM DDI 0151C ）
EMT9技术参考手册
（ ARM公司，订单号DDI O157E ）
MC9328MX1产品简介
（订单号MC9328MX1P / D）
MC9328MX1S参考手册
（订单号MC9328MX1SRM / D）
MC68VZ328产品简介
（订单号MC68VZ328P / D）
MC68VZ328用户手册
（订单号MC68VZ328UM / D）
MC68VZ328用户手册附录
（订单号MC68VZ328UMAD / D）
MC68SZ328产品简介
（订单号MC68SZ328P / D）
MC68SZ328用户手册
（订单号MC68SZ328UM / D）
摩托罗拉手册都可以在摩托罗拉半导体网站http://www.motorola.com/
半导体。这些文件可以直接从摩托罗拉的网站上下载，或印刷版
可以订购。在ARM公司文档可从http://www.arm.com 。
MC9328MX1超前信息，第4
4
飞思卡尔半导体公司
介绍
1.6订购信息
表2提供的订购信息256引线模具阵列处理球栅阵列（ MAPBGA ）封装。
表2. MC9328MX1订购信息
套餐类型
256引脚MAPBGA
256引脚MAPBGA
256引脚MAPBGA
256引脚MAPBGA
256引脚MAPBGA
256引脚MAPBGA
频率
200兆赫
200兆赫
200兆赫
200兆赫
150兆赫
150兆赫
温度
0 ° C至70℃
0 ° C至70℃
-30℃ 70℃
-30℃ 70℃
-40 ° C至85°C
-40 ° C至85°C
焊球类型
标准
无铅
标准
无铅
标准
无铅
订单号
MC9328MX1VH20(R2)
MC9328MX1VM20(R2)
MC9328MX1DVH20(R2)
MC9328MX1DVM20(R2)
MC9328MX1CVH15(R2)
MC9328MX1CVM15(R2)
MC9328MX1超前信息，第4
飞思卡尔半导体公司
5
QQ：2881677436 复制
