摩托罗拉
半导体技术资料
订购此文件
从市场逻辑
低偏移的CMOS PLL时钟驱动器
具有掉电/启动功能
该MC88920时钟驱动器采用锁相环技术
锁定其低偏移输出“的频率和相位上输入参考
时钟。它的目的是为CISC微处理器的时钟分配
或单处理器的RISC系统。该RST_IN / RST_OUT （ LOCK ）引脚
提供处理器复位功能专为设计
MC68 / EC / LC030 / 040系列微处理器。
该PLL允许高电流，低偏移输出，锁定到
单时钟输入，并具有基本零延迟到多个分发
在板上的位置。该PLL也允许MC88920乘低
频输入时钟和在更高的（2X）系统在本地分发和
频率。
MC88920
低偏移CMOS PLL
时钟驱动器
具有掉电/
启动功能
2X_Q输出满足20和25MHz的68040的所有要求
微处理器PCLK输入规格
三路输出（ Q0 -Q2 ）随着输出输出扭曲<500ps六
总输出（ Q0 - Q2 ， Q3 ， 2X_Q ， ）随着<1ns歪斜每一个都相
和频率锁定到SYNC输入
20
1
相位变化从部件到部件SYNC和“Q”之间
输出小于600 ps的（来源于TPD规格，
它定义了部件到部件歪斜）
SYNC输入频率范围从5MHz至2X_Q的Fmax / 4
附加输出可用在2X和
÷2
系统'Q'的频率。
另外一个Q（ 180°相移）输出可用。
DW后缀
塑料SOIC封装
CASE 751D -04
所有输出都
±36mA
驱动器（等于高和低） CMOS电平。可驱动CMOS或TTL输入。所有的输入
TTL电平兼容
测试模式引脚（ PLL_EN ）为低频测试
特殊的省电模式使用2X_Q ， Q0 ， Q1和重置（先生） ，以及其他输出保持运行。 2X_Q ， Q0
和Q1将来注定锁被3个时钟周期后， MR被否定
三“Q”输出（ Q0- Q2），设置有小于500ps的其上升沿之间偏斜。 Q3的输出反相（180°
从“Q”输出的相移） 。一个2X_Q输出运行在'Q'输出频率的两倍。该2X_Q输出非常适用于68040
这需要一个2X的处理器时钟输入系统，它符合20和25MHz的68040.在Q的紧张占空比规格/ 2
输出运行在1/2 'Q'的频率。这个输出被反馈给内部，从“Q”输出提供了一个固定的2X乘法
SYNC输入。由于反馈是内部完成（无需外部反馈引脚提供）的输入/输出频率
的关系是固定的。
在正常的锁相操作PLL_EN引脚为高电平。拉PLL_EN引脚为低电平禁止VCO和放
88920在静态“测试模式” 。在此模式中，没有对输入的时钟，这是必要的低频率没有限制
高频板的测试环境。
该RST_OUT （ LOCK ）引脚兼作锁相指示器。当RST_IN引脚为高电平时，漏极开路RST_OUT
引脚将被拉积极低电平，直到锁相环实现。当相位锁定时， RST_OUT （LOCK ）被释放和
上拉电阻将拉动信号高。得到处理器的复位信号，所述RST_IN脚翻转低，并且
RST_OUT （ LOCK ）引脚保持低电平为' Q'输出频率1024次循环后RST_IN引脚被带回高。
在RST_IN说明/ RST_OUT （ LOCK ）功能
该RST_IN和RST_OUT （ LOCK ）引脚提供68030/040处理器复位功能，与RST_OUT引脚也作为
锁定指示灯。如果RST_IN引脚在系统上电高举时， RST_OUT引脚将处于低状态，直到稳定
态的相位/频率锁定到输入的参考实现。 1024锁相后的“Q”输出周期实现的
RST_OUT （LOCK ）管脚进入高阻抗状态时，允许它被拉高由外部上拉电阻器（见
AC / DC的规格为RST_OUT （ LOCK ）引脚）的特点。如果RST_IN引脚在上电期间保持低电平时，
RST_OUT （ LOCK ）引脚将保持低电平。
8/95
摩托罗拉公司1995年
1
REV 2
QQ：2881677436 复制
