【摩托罗拉半导体技术资料MC88915TFN55MC88915TFN70MC88915TFN100MC】,IC型号MC88915TFN70,MC88915TFN70 PDF资料,MC88915TFN70经销商,ic,电子元器件-51电子网

摩托罗拉

半导体技术资料

MC88915TFN55

MC88915TFN70

MC88915TFN100

MC88915TFN133

MC88915TFN160

低偏移CMOS PLL

时钟驱动器，三态

55 ， 70 ， 100 ， 133和160MHz的版本

该MC88915T时钟驱动器采用锁相环技术

锁定其低偏移输出“的频率和相位上输入参考

时钟。它的目的是提供一种高性能的时钟分配

PC和工作站。对于3.3V版本，请参阅MC88LV915T数据

表。

该PLL允许高电流，低偏移输出锁定到一个单一的

时钟输入，并具有基本零延迟到多个分发

组件在电路板上。该PLL也允许MC88915T乘以一个

低频率的输入时钟，并在本地以较高（2X）系统，分发

频率。多88915的可以锁定到一个单一的参考时钟，

是理想的应用程序时，一个中央系统时钟必须分配

同步到多块电路板（参见图7）。

低偏移CMOS

PLL时钟驱动器

五个的“Q”输出（ Q0 Q4 ）设置有其上升沿之间小于500 ps的歪斜。 Q5的输出反相（180°

从“Q”输出相移）。该2X_Q输出运行在“Q”输出频率的两倍，而Q / 2运行在1/2的“Q”

频率。

该VCO设计为20 MHz，而2X_Q的Fmax规范之间的最佳状态下运行。在图5的详细线路图

不同的反馈结构而产生特定的输入/输出频率的关系。可能的频率比

的“Q”输出到SYNC输入是2 ：1， 1： 1和1： 2 。

该FREQ_SEL引脚提供一个比特的可编程分频，在PLL的反馈路径。它选择除以1之间

和除以2的VCO的前它的信号到达芯片的内部时钟分配部分（见框图

第2页）。在大多数应用中FREQ_SEL应保持高电平（ ÷ 1 ）。如果低频参考时钟输入时，持

FREQ_SEL低（ ÷ 2 ）将允许VCO在其最佳范围内运行（ >20MHz和>40MHz的TFN133版）。

在正常的锁相操作PLL_EN引脚为高电平。拉PLL_EN引脚为低电平禁止VCO和放88915

在一个静态的“测试模式” 。在此模式中，没有对输入的时钟，这是必要的低频板没有频率限制

测试环境。第二SYNC输入可以被用作测试时钟输入，以进一步简化电路板级测试（参见详细

说明第11页）。

拉OE / RST引脚为低电平时，时钟输出2X_Q ， Q0 - Q4 ， Q5和Q / 2为高阻抗状态（三态）。后

OE / RST引脚变回高Q0 - Q4 ， Q5和Q / 2会在低状态被重置，与2X_Q被选中的SYNC的逆

输入。假设PLL_EN低，输出将保持复位状态，直到88915看到了SYNC输入脉冲。

锁定指示输出（ LOCK ）变高时，环路处于稳定状态的相位和频率锁定。 LOCK输出会

低，如果锁相丢失或当PLL_EN引脚为低电平。在88915看到了之后， LOCK输出变为高电平不迟于10毫秒

同步信号和全5V VCC 。

特点

五个输出（ Q0 - Q4）与输出输出扭曲< PS 500为每个相位和频率锁定到SYNC输入

相位变化，从部件到部件的同步和反馈输入之间的低于550 PS（从tPD的衍生

规范，它定义了部件到部件歪斜）

提供1： 1的输入/输出相位锁定频率比：2， 1 ：1，和2个

输入频率范围在5MHz - 2X_Q FMAX规格。（ 10MHz的 - 2X_Q FMAX为TFN133版）

在2X和附加输出可用2系统的“ Q”的频率。另外一个Q（ 180°相移）输出可

所有输出都

±36

mA驱动（等于高和低），在CMOS电平，以及可驱动CMOS或TTL逻辑电平。所有输入

是TTL电平兼容。

±88mA

IOL / IOH规格保证对这一事件的边缘50Ω传输线开关

所有的输出可进入电路板测试目的的高阻抗（三态）

测试模式引脚（ PLL_EN ）为低频测试。两个可选的时钟输入，测试或冗余的目的。

锁定指示器（ LOCK）的精度表示一个相位锁定状态

产量曲面造型与绝经年限是Motorola，Inc.的商标。

1/97

摩托罗拉1997年公司

转4

MC88915TFN55/70/100/133/160

引脚说明： 28引脚PLCC

（ TOP VIEW ）

OE / RST VCC

反馈

REF_SEL

SYNC[0]

VCC（ AN）的

RC1

GND（ AN）的

SYNC[1]

VCC

GND

PLL_EN

GND

VCC

2X_Q

Q/2

GND

VCC

GND

LOCK

FREQ_SEL GND

FN后缀

塑料PLCC

CASE 776-02

销摘要

引脚名称

NUM

I / O

功能

SYNC[0]

SYNC[1]

REF_SEL

FREQ_SEL

反馈

RC1

Q(0–4)

2x_Q

Q/2

LOCK

OE / RST

PLL_EN

VCC ， GND

输入

产量

输入

参考时钟输入

选择同步的参考文献[ 0 ] &同步[ 1 ]

双打VCO内部频率（低）

反馈输入到相位检测器

输入用于外部RC网络

时钟输出（锁定到SYNC）

时钟输出的逆

2×时钟输出（Q）的频率（同步）

时钟输出（Q）的频率

2 （同步）

表示相位锁定已实现（高时锁定）

输出使能/异步复位（低电平有效）

禁止锁相的低频率。检测

电源和地引脚（注销8,10

“模拟”电源引脚仅供内部PLL ）

摩托罗拉

时序解决方案

BR1333 - 第六版

MC88915TFN55/70/100/133/160

LOCK

反馈

同步（0）

SYNC （1）

相位/频率。

探测器

电荷泵/ LOOP

滤波器

电压

控制

振荡器

外部REC网络

（ RC1 PIN）

REF_SEL

PLL_EN

MUX

2x_Q

(÷1)

(÷2)

FREQ_SEL

OE / RST

DIVIDE

BY TWO

Q/2

MC88915T框图

（所有版本）

时序解决方案

BR1333 - 第六版

摩托罗拉

MC88915TFN55/70/100/133/160

MC88915TFN55和MC88915TFN70

SYNC输入时序要求

最低

符号

TRISE /秋天， SYNC输入

TCYCLE ， SYNC输入

占空比SYNC输入

参数

上升/下降时间， SYNC输入

从0.8到2.0V

输入时钟周期同步输入

输入占空比SYNC输入

TFN70

—

28.5

TFN55

—

36.0

50%

±25%

最大

3.0

200

单位

1.这些TCYCLE最低值是有效的，当“Q”输出被反馈并连接到反馈引脚。这是所示的结构

在图5b中。

在表1和的交流规范笔记注释3 2.信息描述本说明书和它的极限取决于什么输出被反馈，

如果FREQ_SEL是高还是低。

DC电气特性

（电压参考GND） TA = -40 ° C至+ 85°C为55MHz的版本; TA = 0 ° C至+ 70°C为70MHz的版本; VCC = 5.0 V

符号

VIH

VIL

VOH

VOL

IIN

ICCT

IOLD

IOHD

ICC

最大静态电源

电流（每包）

参数

最低高电平输入

电压

最大低电平输入

电压

最小高电平输出

电压

最大低电平输出

电压

最大输入漏电流

最大ICC /输入

最小动态输出电流

测试条件

VOUT = 0.1 V或VCC - 0.1 V

VIN = VIH或VIL

IOH = -36毫安

VIN = VIH或VIL

IOL = 36毫安

VI = VCC或GND

VI = VCC - 2.1 V

VOLD = 1.0V最大

VOHD = 3.85V敏

VI = VCC或GND

VCC

4.75

5.25

4.75

5.25

4.75

5.25

4.75

5.25

目标限制

2.0

0.8

4.01

4.51

0.44

±1.0

2.0

–88

1.0

±50

单位

IOZ

最大三态泄漏电流

VI = VIH或VIL ; VO = VCC或GND

IOL和IOH是12毫安和-12mA分别为LOCK输出。

该PLL_EN输入引脚不能保证满足本规范。

最大测试持续时间为2.0ms ，一个输出一次加载。

对于IOZ规格值是初步的，根据“ MC ”的地位将被敲定。

电容和电源规格

符号

CIN

CPD

PD1

PD2

输入电容

功率耗散电容

功耗@ 50MHz的与50Ω Thevenin终端

功耗@ 50MHz的与50Ω并行端接至GND

参数

典型值

4.5

23mW/Output

184mW/Device

57mW/Output

456mW/Device

单位

条件

VCC = 5.0 V

中T = 25℃

VCC = 5.0 V

中T = 25℃

注： PD1和PD2毫瓦/输出数字为'Q'输出。

特定频率的科幻阳离子

（ TA = -40 ° C至+ 85°C ， VCC = 5.0 V

±5%)

保证最低

符号

FMAX

参数

最大工作频率（ 2X_Q输出）

最大工作频率（ Q0 - Q4 ， Q5输出）

TFN70

TFN55

27.5

单位

兆赫

1，最大工作频率为保证在器件锁相环状态， 50Ω负载输出全部终止VCC / 2 。

摩托罗拉

时序解决方案

BR1333 - 第六版

MC88915TFN55/70/100/133/160

MC88915TFN55和MC88915TFN70

（续）

AC特性

（ TA = -40 ° C至+ 85°C ， VCC = 5.0V

±5%,

负载= 50Ω端接VCC / 2 ）

符号

素养/下降

输出

素养/下降

2X_Q输出

T设定宽度

(Q0–Q4, Q5, Q/2)

T设定宽度

（ 2X_Q输出）

T设定宽度

（ 2X_Q输出）

tPD的

1,3

SYNC反馈

参数

上升/下降时间，所有输出

（之间0.2VCC和0.8VCC ）

上升/下降时间进入一个20pF的负载下，具备

终止指定的注意事项

输出脉冲宽度： Q0 ， Q1 ， Q2 ， Q3 ，

Q4 ， Q5 ， Q / 2 @ VCC / 2

输出脉冲宽度：

2X_Q @ 1.5V

输出脉冲宽度：

2X_Q @ VCC / 2

66MHz

50MHz

40MHz

50–65MHz

40–49MHz

66–70MHz

民

1.0

0.5

0.5tCYCLE - 0.5

0.5tCYCLE - 1.0

0.5tCYCLE - 1.5

0.5tCYCLE - 1.0

0.5tCYCLE - 1.5

0.5tCYCLE - 0.5

最大

2.5

1.6

0.5tCYCLE + 0.5

0.5tCYCLE + 1.0

0.5tCYCLE + 1.5

0.5tCYCLE + 1.0

0.5tCYCLE + 1.5

0.5tCYCLE + 0.5

单位

条件

为50Ω负载

端接至VCC / 2的

TRISE ： 0.8V - 2.0V

TFALL ： 2.0V - 0.8V

为50Ω负载

端接至VCC / 2的

必须使用终止

指定注释

为50Ω负载

端接至VCC / 2的

见注

和

图2为详细

解释

PA邻

SYNC输入，反馈延迟

（测得SYNC0或1

反馈输入引脚）

（有1MΩ从RC1到一个VCC ）

–1.05

–0.40

（有1MΩ从RC1到一个GND）

+1.25

tSKEWr

1,4

（瑞星）见注

tSKEWf

1,4

（下降）

tSKEWall

1,4

输出至输出偏斜输出之间

把Q0 -Q4 ， Q / 2 （上升沿只）

输出至输出偏斜输出之间

把Q0 -Q4 （落边只）

输出至输出扭曲2X_Q ， Q / 2 ，

Q0 - Q4上升， Q5降

所需时间来获取相锁

从时间同步输入信号

收到

输出使能时间OE / RST ，以2X_Q ，

Q0- Q4，Q5，和Q / 2

输出禁止时间OE / RST ，以2X_Q ，

Q0- Q4，Q5，和Q / 2

—

+3.25

500

所有输出进入

匹配50Ω负载

端接至VCC / 2的

所有输出进入

匹配50Ω负载

端接至VCC / 2的

所有输出进入

匹配50Ω负载

端接至VCC / 2的

还时间来锁定

指标高

测得的

PLL_EN引脚低电平

测得的

PLL_EN引脚低电平

—

500

—

750

TLOCK

1.0

tPZL

tPHZ ， tPLZ

3.0

这些规范都没有经过测试，它们是由statistcal特性保证。看到AC说明书注1 。

TCYCLE在这个规格为1 /频率，在其特定的输出正在运行。

该TPD规范的最小值/最大值可能转向更接近于零，如果一个较大的上拉电阻。

下同样加载条件下和在一个固定的温度和电压。

与VCC完全通电，输出正确连接到反馈引脚。 TLOCK最大的是C1 = 0.1μF ， TLOCK最小值为

与C1 = 0.01μF 。

6. tPZL ， tPHZ ， tPLZ最低和最高规格的估计，最终保证值将可在“ MC ”地位

抵达。

时序解决方案

BR1333 - 第六版

摩托罗拉