【飞思卡尔半导体公司通过订购此文件M68060/D微处理器和内存科技集团MC68060MC68LC06】,IC型号MC68060RC50,MC68060RC50 PDF资料,MC68060RC50经销商,ic,电子元器件-51电子网

飞思卡尔半导体公司

通过订购此文件

M68060/D

微处理器和内存

科技集团

MC68060

MC68LC060

MC68EC060

产品简介

超标量32位微处理器

飞思卡尔半导体公司...

超标量M68060代表了摩托罗拉的微处理器产品的新行。第一代的

M68060产品线包括MC68060 ， MC68LC060和MC68EC060的。所有这三个微处理器提供

超过100 MIPS的66 MHz的超标量整数性能。该MC68060设备齐全，配有一两个

浮点单元（FPU）和用于高性能嵌入式控制的存储器管理单元（MMU）和

桌面应用程序。对于成本敏感的嵌入式控制和桌面应用程序，其中的MMU是必需的，

但FPU的额外费用是没有道理的，在MC68LC060提供高性能，低成本。

专门设计用于低成本的嵌入式控制应用中， MC68EC060消除两个FPU和

MMU的，允许设计者利用MC68060的性能，同时避免了不必要的功能的成本。

在本产品简介，到MC68060的所有引用也指MC68LC060和

MC68EC060 ，除非另有说明。图1示出了MC68060的框图。

执行单元

取指令单元

IAG

计算

指令IC

取

IED

早

解码

支

缓存

指令

ATC

指令

缓存

地址

指令

缓存

调节器

指令存储器单元

指令

卜FF器

POEP

浮点

点

单位

取

执行

解码

计算

取

INT

执行

sOEP

解码

计算

取

INT

执行

数据

ATC

数据

缓存

数据

缓存

调节器

数据

整数单元

控制

现有数据

回写

数据存储单元

操作数数据总线

图1. MC68060框图

本文件包含有关正在开发中的产品信息。摩托罗拉保留不另行通知变更或终止本产品的权利。

半导体产品信息

MOTOROLA ， 1994年

欲了解更多有关该产品，

转到： www.freescale.com

飞思卡尔半导体公司

利用许多所使用的RISC的相同性能增强外观设计以及提供

创新的建筑技术，在MC68060线束的M68000系列的性能新的水平。

在单个硅片上集成250万个晶体管，该MC68060采用深度流水线，双

发出超标量执行，分支缓存，一个高性能的浮点单元（ MC68060只），八

每个片上指令和数据缓存的字节，而双片按需分页MMU的（ MC68060和

MC68LC060只）。的MC68060允许同时执行两个整数指令（或整数和

一个浮点指令）和每个时钟期间，一个分支的指令。

该MC68060采用了全内置的哈佛结构。的指令和数据高速缓存被设计为

支持并发取指令，读操作数，并在每个时钟周期的写操作的参考。独立的8位

KB的指令和8KB的数据高速缓存可以被冻结，以防止分配随着时间的推移，关键代码或数据。

缓存的独立性允许指令流中获取，数据流取出，和外部

访问与指令的执行同时进行的。操作数数据缓存为4路到开户

允许同时读取和写入访问每个时钟。

飞思卡尔半导体公司...

再加上M68000家族码的紧凑性质非常高的带宽，内存系统

允许MC68060 ，以实现非常高的水平的性能，即使从低成本的操作时

存储器如一个32位宽的动态随机存取存储器的系统。

指令被从内部缓存或外部存储器通过一个4级指令取出提取管线。

的MC68060可变长度指令系统内部解码成固定长度的表示和

引导到一个指令缓冲器。指令缓冲器充当一个FIFO ，它提供一个去耦

指令之间机制取单元和操作数执行单元。固定格式的说明

派出双四级流水线他们再执行，其中RISC操作数执行引擎。

分支缓存也起着实现MC68060的高性能水平的主要作用。它有

被实现为使得大多数分支在零周期中执行。使用被称为分支的技术

折叠，分支缓存允许取指令流水线，检测和更改指令预取

流量的变化之前流影响，指令执行引擎，仅需最少的管道

笔芯。

除了大量的成本和性能优势，在MC68060还提供了功耗优势

消耗和功率管理。该MC68060使用自动最小化功耗

全静态设计，动态功率管理，和低电压操作。它会自动的权力向下

不需要的上一个时钟逐个时钟的基础的内部的功能块。明确的MC68060电源

消耗可以从操作系统来控制。虽然MC68060工作在一个较低的

工作电压，它直接接口到两个3 - V和5 V外设和逻辑。

与M68000系列完整的代码兼容性允许设计师利用现有代码和过去

经验，将产品快速推向市场。还有建立开发工具的广泛基础，

包括实时内核，操作系统，编程语言和应用程序，以帮助产品设计。该

由MC68060提供的功能使其成为理想选择一系列高性能嵌入式

应用和计算应用。随着M68000系列的代码兼容性，在MC68060提供

且具有升级的机会几乎任何现有MC68040应用。

MC68060产品信息

欲了解更多有关该产品，

转到： www.freescale.com

摩托罗拉

飞思卡尔半导体公司

以下是主要featuresof的MC68060列表：

完全用户代码兼容MC68040

M68000建筑的超标量执行

- 双整数指令执行性能提升

分支缓存减少分支机构，零周期

执行每时钟三项指示

双8 KB的片上缓存

- 独立的数据和指令高速缓存

- 同时访问

- 数据缓存为四通篇章，以允许读取和写入，每个时钟周期访问

总线监听

独立指令和数据分页MMU的（ MC68060和MC68LC060只）

飞思卡尔半导体公司...

完整的32位非复用的地址和数据总线

- 优化，实现了非常高的性能采用32位内存体系

- 可以在内部时钟1/ 2或1/ 4速经营巴士

- 32位总线最大化数据吞吐量

- 非复用总线简化设计

- 四深存储缓冲区和一深一键缓冲区来最大限度地写入带宽

- MC68040兼容总线提供简单的硬件迁移路径

电源管理

- 逻辑的未使用的块在一个时钟由时钟基准自动断电

- 低电压工作电压为3.3 V ， 3.3 V与5 - VI / O能力

- LPSTOP模式提供了空闲状态时，最低待机电流

- 静态CMOS技术可降低功耗在正常操作

IEEE兼容的片上FPU （ MC68060专用）

可在40 MHz的（仅MC68EC060 ）， 50 MHz和66 MHz的速度

包装

- 陶瓷针栅阵列（ PGA ）

- 陶瓷四方扁平封装（ CQFP ）

（本套餐自98年3月25日）

摩托罗拉

MC68060产品信息

欲了解更多有关该产品，

转到： www.freescale.com

飞思卡尔半导体公司

MC68060信号的

图2显示了MC68060官能信号组。

地址总线

与控制

A31–A0

CLA

窥探

总线监视控制

数据总线

D31–D0

BGR

BTT

总线仲裁

控制

飞思卡尔半导体公司...

转让

ATTRIBUTES

TT1

TT0

TM2

TM1

TM0

TLN1

TLN0

UPA1

UPA0

读/写

SIZ1

SIZ0

LOCK

洛克

CIOUT

BS0

BS1

BS2

BS3

CDIS

MDIS

RSTI

RSTO

IPL2

IPL1

IPL0

IPEND

AVEC

PST4

PST3

PST2

PST1

PST0

CLK

CLKEN

JTAG

TCK

TMS

TDI

TDO

TRST

THERM1

THERM0

GND

处理器

控制

打断

控制

MC68060

状态和

钟

主

转让

控制

TIP

SAS

TEST

SLAVE

转让

控制

茶

TBI

TCI

热敏电阻器

连接

电源

图2.功能信号组

MC68060产品信息

欲了解更多有关该产品，

转到： www.freescale.com

摩托罗拉

飞思卡尔半导体公司

执行单元

的MC68060执行单元执行逻辑和算术运算。执行单元包含一个

取指令单元，整数单元，一个分支cacheand一个浮点单元。的超标量设计

MC68060提供了双执行管线的指令整数单元，同时提供指令

执行。

执行单元的超级标量操作可在软件中被禁用，关闭第二执行

管道进行调试。禁止超标量操作也降低了功耗。

取指令单元

飞思卡尔半导体公司...

该取指令单元包含一个取指令流水线，并且接口到分支缓存的逻辑。

取指令流水线包括四个阶段，提供预取预先指令的能力

在指令执行控制装置的实际使用。指令的取连续保持在 -

梁支执行单元忙了最大可能的性能。每个指令通过各

进入整数单元前的四个阶段。指令中的四个阶段提取管线有：

1 ）指令地址计算，该指令的虚拟地址是确定的。

2 ）取指令，指令是从存储器中取出。

3 ）提前解码，该指令被预解码成用于管道的控制信息的固定长度格式。

4）指令缓冲区，指令和它的管线的控制信息进行缓冲，直到

整数执行流水线是准备好处理指令。

分支缓存

分支缓存在实现该MC68060的性能水平起主要作用。的概念

分支缓存是提供一种机制，允许取指令流水线来检测和改变

流量的变化之前，指令流影响的整数单元。

分支检查高速缓冲存储器的每个指令之后的有效分支条目取指令地址是在生成

取指令流水线。如果命中不发生在分支缓存中，取指令流水线继续

取指令顺序。如果发生在分支缓存命中，这表明一个分支取指令，

当前指令流被丢弃，并且一个新的指令流被取起始于指示的位置

由分支缓存。

整数单元

整数单元包含双整数执行管线，接口逻辑的FPU （ MC68060只），并

为写入数据高速缓存和MMU数据控制逻辑。双整数执行的超标量设计

管道提供了用于同时执行指令，这允许处理多个指令

在每个机器时钟周期。这种净效应是一个软件可见的管道能够持续

每条指令不到一机时钟周期为M68000指令集的执行率。

摩托罗拉

MC68060产品信息

欲了解更多有关该产品，

转到： www.freescale.com