摩托罗拉
半导体技术资料
8位串行或并行输入/
串行输出移位寄存器
高性能硅栅CMOS
在MC54 / 74HC165是引出线的LS165是相同的。该器件的输入
与标准CMOS输出兼容;与上拉电阻，它们是
与LSTTL输出兼容。
该装置是一个8位的移位寄存器，从所述互补输出
最后阶段。数据可以被加载到寄存器或者以并行或串行
形式。当串行移位/并行加载输入为低电平时，数据被加载
异步并行。当串行移位/并行加载输入为高电平，
数据被串行地装载在任一时钟或时钟禁止的上升沿
（见功能表） 。
在二输入NOR时钟可以通过组合两个独立的使用，也可以
时钟源或通过指定的时钟输入中的一个，作为一个时钟
抑制。
输出驱动能力： 10输入通道负载
输出直接连接到CMOS ， NMOS和TTL
工作电压范围： 2 6 V
低输入电流： 1
A
CMOS器件的高抗噪声特性
符合由JEDEC标准规定的要求
第7A号
芯片的复杂性： 286场效应管或71.5等效门
逻辑图
A
B
并行
数据
输入
C
11
12
13
9
7
QH
QH
串行
数据
输出
MC54/74HC165
后缀
陶瓷封装
CASE 620-10
1
16
16
1
SUF科幻X
塑料包装
CASE 648-08
16
1
后缀
SOIC封装
CASE 751B -05
订购信息
MC54HCXXXJ
MC74HCXXXN
MC74HCXXXD
陶瓷的
塑料
SOIC
引脚分配
串行移位/
并行加载
时钟
E
F
G
PIN 16 = VCC
PIN 8 = GND
H
QH
GND
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
VCC
禁止时钟
D
C
B
A
SA
QH
D 14
E 3
F 4
G 5
串行
数据
输入
H 6
SA 10
1
串行移位/并行加载
钟2
15
禁止时钟
输入
时钟
抑制
时钟
X
X
L
L
L
L
X
H
L
H
X
L
功能表
内部阶段
SA
X
L
H
L
H
X
X
X
A-H
a
…
h
X
X
X
X
X
X
X
QA
a
L
H
L
H
QB
b
QAN
QAN
QAN
QAN
没有变化
没有变化
产量
QH
h
QGN
QGN
QGN
QGN
手术
异步并行加载
通过时钟串行移位
通过时钟禁止串行移位
抑制时钟
无时钟
串行移位/
并行加载
L
H
H
H
H
H
H
H
X =无关
QAN - QGN =数据从所述前级移
10/95
摩托罗拉公司1995年
1
REV 6
*最大额定值超出这可能会损坏设备的价值。
功能操作应仅限于推荐工作条件。
降额 - 塑料DIP ： - 10毫瓦/
_
C来自65
_
到125
_
C
陶瓷DIP ： - 10毫瓦/
_
c从100
_
到125
_
C
SOIC封装： - 7毫瓦/
_
C来自65
_
到125
_
C
对于高频率或高负载事项，请参阅摩托罗拉高速CMOS数据手册（ DL129 / D）的第2章。
VIN = VCC或GND
6.0
8
80
160
A
IOUT = 0
A
注：关于典型参数值可以在摩托罗拉的高速CMOS数据手册（ DL129 / D）的第2章中找到。
最大额定值*
摩托罗拉
DC电气特性
（电压参考GND）
推荐工作条件
MC54/74HC165
符号
VIN，VOUT
符号
符号
VCC
VOUT
TSTG
ICC
IOUT
VCC
VIN
PD
TL
VOH
TR ， TF
IIN
VOL
ICC
TA
VIH
VIL
IIN
焊接温度1毫米的表壳，持续10秒
（塑料DIP或SOIC封装）
（陶瓷DIP ）
储存温度
功率消耗在静止空气中，塑料或陶瓷DIP
SOIC封装
直流电源电流， VCC和GND引脚
直流输出电流，每个引脚
DC输入电流，每个引脚
DC输出电压（参考GND）
DC输入电压（参考GND）
直流电源电压（参考GND）
输入上升和下降时间
（图1）
工作温度，所有封装类型
直流输入电压，输出电压（参考GND）
直流电源电压（参考GND）
最大静态电源
电流（每包）
最大输入漏电流
最大低电平输出
电压
最小高电平输出
电压
最大低电平输入
电压
最低高电平输入
电压
参数
参数
参数
VIN = VIH或VIL
|电流输出|
20
A
VIN = VIH或VIL
|电流输出|
20
A
VIN = VCC或GND
VIN = VIH或VIL |电流输出|
|电流输出|
VIN = VIH或VIL |电流输出|
|电流输出|
VOUT = 0.1 V或VCC - 0.1 V
|电流输出|
20
A
VOUT = 0.1 V或VCC - 0.1 V
|电流输出|
20
A
v
v
v
v
VCC = 2.0 V
VCC = 4.5 V
VCC = 6.0 V
测试条件
- 0.5 VCC + 0.5
- 1.5 VCC + 1.5
- 65至+ 150
- 0.5 + 7.0
2
– 55
民
2.0
价值
v
4.0毫安
v
5.2毫安
v
4.0毫安
v
5.2毫安
0
0
0
0
±
50
±
25
±
20
260
300
750
500
+ 125
1000
500
400
VCC
最大
6.0
VCC
V
6.0
4.5
6.0
2.0
4.5
6.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
单位
单位
mW
mA
mA
mA
_
C
_
C
_
C
ns
V
V
V
V
V
- 55
25
_
C
±
0.1
1.5
3.15
4.2
0.26
0.26
3.98
5.48
0.1
0.1
0.1
1.9
4.4
5.9
0.3
0.9
1.2
该器件包含保护
电路，以防止损坏
由于高静电压或电
场。但是，必须注意事项
要注意避免的任何应用程序
电压比额定最大高
电压，这种高阻抗税务局局长
CUIT 。为了正常工作， Vin和
Vout的应该限制于
范围GND （VIN或Vout）外部VCC 。
未使用的输入必须始终
绑定到适当的逻辑电
电平（例如， GND或VCC） 。
未使用的输出必须悬空。
保证限额
v
85
_
C
v
125
_
C
高速CMOS逻辑数据
DL129 - 第六版
±
1.0
1.5
3.15
4.2
0.33
0.33
3.84
5.34
0.1
0.1
0.1
1.9
4.4
5.9
0.3
09
1.2
v
±
1.0
1.5
3.15
4.2
0.40
0.40
3.70
5.20
0.1
0.1
0.1
1.9
4.4
5.9
0.3
0.9
1.2
v
单位
A
V
V
V
V
V
AC电气特性
（ CL = 50 pF的输入TR = TF = 6纳秒）
符号
tPLH的，
的TPH1
tPLH的，
的TPH1
tPLH的，
的TPH1
tTLH ，
TTHL
FMAX
CIN
最大输入电容
最大输出转换时间，任何输出
（图1和8）的
最大传输延迟，输入H至QH或QH
（图3和8 ）
最大传输延迟，串行移位/并行加载到QH或QH
（图2和8）的
最大传输延迟，时钟（或时钟禁止），以QH或QH
（图1和8）的
最大时钟频率（ 50 ％占空比）
（图1和8）的
参数
VCC
V
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
—
- 55
25
_
C
150
30
26
175
35
30
150
30
26
6.0
30
35
10
75
15
13
保证限额
高速CMOS逻辑数据
DL129 - 第六版
CPD
功率耗散电容（每包） *
*用于确定无负载的动态功耗： PD = CPD VCC 2 F + ICC VCC 。对于负载的考虑，见第2章
摩托罗拉高速CMOS数据手册（ DL129 / D） 。
注意事项：
1.对于传播延迟与负载以外50 pF的，看到摩托罗拉的高速CMOS数据手册（ DL129 / D）的第2章。
典型参数值2.信息可以在摩托罗拉的高速CMOS数据手册（ DL129 / D）的第2章中找到。
3
典型的25°C ， VCC = 5.0 V
190
38
33
220
44
37
190
38
33
4.8
24
28
10
95
19
16
85
225
45
38
265
53
45
225
45
38
110
22
19
4.0
20
24
10
v
85
_
C
v
125
_
C
MC54/74HC165
摩托罗拉
兆赫
单位
pF
pF
ns
ns
ns
ns
注：关于典型参数值可以在摩托罗拉的高速CMOS数据手册（ DL129 / D）的第2章中找到。
摩托罗拉
串行移位/并行加载（引脚1 ）
控制输入
串行数据输入。当串行移位/并行加载输入
高，在这个引脚的数据串行进入第一阶段
该移位寄存器的时钟的上升沿。
A，B ， C，D ， E，F ， G，H （引脚11 ， 12 ， 13 ， 14 ， 3 ， 4 ， 5 ， 6 ）
输入
数据输入控制输入。当一个高电平被施加到
该引脚，在串行数据输入（ SA ）的数据移入
寄存器与时钟的上升沿。当一个低电平
SA （引脚10 ）
并行数据输入。在这些输入数据asynchro-
并联nously进入内部触发器时
串行移位/并行加载输入为低。
时序要求
（输入TR = TF = 6纳秒）
MC54/74HC165
符号
TREC
TR ， TF
TSU
TSU
TSU
TSU
tw
tw
th
th
th
最大输入上升和下降时间
（图1）
最小脉冲宽度，串行移位/并行加载
（图2）
最小脉冲宽度，时钟（或时钟禁止）
（图1）
最小恢复时间，时钟到时钟禁止
（图7）
最小保持时间，时钟（或时钟禁止），以串行移位/并行加载
（图6）
最小保持时间，时钟（或时钟禁止）来输入SA
（图5）
最小保持时间，串行移位/并行加载到并行数据输入
（图4）
最小建立时间，时钟到时钟禁止
（图7）
最小建立时间，串行移位/并行加载到时钟（或时钟禁止）
（图6）
最小建立时间，输入SA时钟（或时钟禁止）
（图5）
最小建立时间，并行数据输入到串行移位/并行加载
（图4）
参数
引脚说明
4
互补的移位寄存器输出。这些引脚
的第八阶段的同相和反相输出
移位寄存器。
时钟输入。这两个时钟输入功能相同。
任可以用作高有效时钟禁止。不过，
为避免双重时钟时，禁止输入应该只有高走
而时钟输入为高。
移位寄存器是完全静态的，允许时钟频率
低至DC以连续或间歇模式。
时钟，时钟禁止（引脚2 ， 15 ）
适用于该引脚，在并行数据输入数据
异步加载到每个八个内部阶段。
QH ， QH （引脚9,7 ）
输出
VCC
V
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
- 55
25
_
C
1000
500
400
100
20
17
100
20
17
100
20
17
100
20
17
100
20
17
80
16
14
80
16
14
5
5
5
5
5
5
5
5
5
保证限额
高速CMOS逻辑数据
DL129 - 第六版
v
85
_
C
v
125
_
C
1000
500
400
100
20
17
100
20
17
125
25
21
125
25
21
125
25
21
125
25
21
125
25
21
5
5
5
5
5
5
5
5
5
1000
500
400
120
24
20
120
24
20
150
30
26
150
30
26
150
30
26
150
30
26
150
30
26
5
5
5
5
5
5
5
5
5
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
QQ：2881677436 复制
