飞思卡尔半导体公司
技术参数
文档编号： MC34937
2.0版本，二千零十三分之九
第三阶段场效应
晶体管前级驱动
在34937A是一个场效应晶体管（FET）的预驱动器，设计
对于三相电动机控制和类似的应用。综合
集成电路（IC）采用SMARTMOS技术。
该芯片包含三个高侧FET前置驱动器和三个低侧
FET前置驱动器。三个外部自举电容提供门
收费高侧FET的。
通过6个直接输入控制信号，在该IC的接口为MCU
SPI端口的设备安装和异步复位，使能和
中断信号。这两个5.0和3.0 V逻辑电平输入被接受
并提供5.0 V逻辑电平输出。
特点
扩展的电源电压工作范围： 6.0 58 V
宽的死区时间范围内（ 50 ns至12
s)
通过SPI编程
PORT
>1.0 A的保护外部FET的栅极驱动能力
电荷泵可确保在低电源足够的外部FET驱动器
电压
设备保护，防止反向电荷注入从C
GD
和
C
GS
外部FET的
集成过流，饱和度和相位故障检测
对免疫的正或负的瞬态电压尖峰
栅极驱动器
电流贯通保护内置死区时间控制
直接支持3.3 V和5.0 V逻辑接口的MCU
集成的电流感应放大器
设备通过SPI配置和诊断
V
SYS
VPUMP
泵
VPWR
VLS
VDD
VSS
3
3
3
34937A
产业
三相预驱动器
EK后缀（无铅）
98ASA99334D
54引脚SOICW -EP
应用
12 V - 48 V 3相无刷直流（ BLDC）电机
和永磁同步电机（ PMSM）
电动自行车，病床，电动座椅/踏板车
CPAPs ，通货膨胀泵，工业风机
便携式电动工具，商业风扇/鼓风机
厨房小家电
34937
VSUP
PA_HS_G
PB_HS_G
PC_HS_G
PA_HS_S
PB_HS_S
PC_HS_S
MCU
OR
DSP
Px_HS
Px_LS
PHASEx
CS
SI
SCLK
SO
RST
INT
EN1
GND
EN2
PA_LS_G
PB_LS_G
PC_LS_G
Px_LS_S
AMP_P
AMP_N
AMP_OUT
R
SEN
图1. 34937A简化应用图
飞思卡尔半导体公司保留随时更改细节规格的权利，
视需要而定，以允许改善其产品的设计。
飞思卡尔半导体公司2013年版权所有。
订购零件
订购零件
表1.订购的部件变化
产品型号
(1)
MC34937APEK
笔记
1.要订购零件胶带&卷轴， R2的后缀添加到零件号。
笔记
温度（T
A
)
-40至125℃的
包
54 SOICW -EP
34937A
2
模拟集成电路设备数据
飞思卡尔半导体公司
引脚连接
引脚连接
透明
顶视图
PHASEA
保护地
EN1
EN2
RST
N / C
泵
VPUMP
VSUP
PHASEB
PhaseC
PA_HS
PA_LS
VDD
PB_HS
PB_LS
INT
CS
SI
SCLK
SO
PC_LS
PC_HS
AMP_OUT
AMP_N
AMP_P
OC_OUT
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
.35
34
33
32
31
30
29
28
VPWR
N / C
N / C
VLS
N / C
N / C
PA_BOOT
PA_HS_G
PA_HS_S
PA_LS_G
PA_LS_S
PB_BOOT
PB_HS_G
PB_HS_S
PB_LS_G
PB_LS_S
PC_BOOT
PC_HS_G
PC_HS_S
PC_LS_G
PC_LS_S
N / C
VLS_CAP
GND1
GND0
VSS
OC_TH
图3. 34937A引脚连接
每个引脚的功能描述可以在找到
功能引脚说明
部分自
第21页。
表2. 34937A引脚定义
针
1
2
3
4
5
6, 33, 49,
50, 52, 53
7
8
9
10
引脚名称
PHASEA
保护地
EN1
EN2
RST
N / C
泵
VPUMP
VSUP
PHASEB
引脚功能
数字输出
地
数字输入
数字输入
数字输入
–
动力传动
OUT
电源输入
模拟量输入
数字输出
正式名称
A相
电源地
启用1
启用2
RESET
无连接
泵
电压泵
电源电压
B相
德网络nition
图腾柱输出相位比较器。该输出为低电平时，
电压上PA_HS_S （高压侧FET的源）是V小于50％
SUP
电源地的电荷泵
逻辑输入信号必须为高电平（相与EN2 ），以使任何栅极驱动
输出。
逻辑输入信号必须为高电平（相与EN1 ），以使任何栅极驱动
产量
复位输入
不要连接这两个引脚
电荷泵输出
电荷泵电源
电源电压给负载。该引脚被连接到公共
外部高压侧FET的漏极
图腾柱输出B相比较。该输出为低电平时，
电压上PB_HS_S （高压侧FET的源）是V小于50％
SUP
34937A
4
模拟集成电路设备数据
飞思卡尔半导体公司
引脚连接
表2. 34937A引脚定义（续）
针
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30, 31
32
34
35
36
37
38
39
40
41
42
43
引脚名称
PhaseC
PA_HS
PA_LS
VDD
PB_HS
PB_LS
INT
CS
SI
SCLK
SO
PC_LS
PC_HS
AMP_OUT
AMP_N
AMP_P
OC_OUT
OC_TH
VSS
GND
VLS_CAP
PC_LS_S
PC_LS_G
PC_HS_S
PC_HS_G
PC_BOOT
PB_LS_S
PB_LS_G
PB_HS_S
PB_HS_G
PB_BOOT
引脚功能
数字输出
数字输入
数字输入
模拟输出
数字输入
数字输入
数字输出
数字输入
数字输入
数字输入
数字输出
数字输入
数字输入
模拟输出
模拟量输入
模拟量输入
数字输出
正式名称
阶段C
相高侧
相低压侧
VDD稳压器
B相高压侧
B相低压侧
打断
芯片选择
在串行
串行时钟
串行输出
C相低压侧
C相高压侧
扩增fi er输出
放大器的反相
放大器的非反相
过电流输出
德网络nition
图腾柱输出C相比较。该输出为低电平时，
电压上PC_HS_S （高压侧FET的源）是V小于50％
SUP
低电平输入逻辑信号使A相高压侧驱动器
高电平输入逻辑信号使能为A相低侧驱动器
VDD稳压器输出电容连接。
低电平输入逻辑信号使的B相高压侧驱动器
高电平输入逻辑信号使能为B相低侧驱动器
中断输出引脚
片选输入。这帧SPI命令，使SPI端口
输入数据的SPI端口。主频在SCLK ， MSB的下降沿第一
时钟SPI端口，通常为3.0兆赫
输出数据的SPI端口。三态，直到CS变低
高电平输入逻辑信号使能为C相低压侧驱动
低电平输入逻辑信号使对C相高压侧驱动器
电流检测放大器的输出
电流 - 读出放大器的反相输入端
电流感测放大器的非反相输入端
图腾柱的数字过流比较器的输出
过电流检测器的模拟输入过流门限阈值
地
地
逻辑接口和电源电压源供电的接地参考
地
基板和ESD参考，连接到VSS
额外的输出电容VLS调节器连接，提供低
阻抗源供应低侧栅极驱动器
对于C相低压侧FET的源极连接
模拟输出VLS稳压器输出
电容
电源输入
C相低压侧
来源
对于C相低压侧功率输出C相低压侧栅极栅极驱动输出
DRIVE
电源输入
电源输出
模拟量输入
电源输入
C相高压侧
来源
C相高压侧
栅极驱动器
C相自举
B相低压侧
来源
对于C相高侧FET的源极连接
栅极驱动输出C相高侧FET
自举电容器C相
对于B相低边FET的源极连接
电源输出B相低侧栅极栅极驱动输出B相低压侧
DRIVE
电源输入
电源输出
模拟量输入
B相高压侧
来源
B相高压侧
栅极驱动器
B相自举
对于B相高侧FET的源极连接
栅极驱动输出B相高压侧
自举电容的B相
34937A
模拟集成电路设备数据
飞思卡尔半导体公司
5
QQ：2881677436 复制
