飞思卡尔半导体公司
超前信息
文档编号: MC33882
修订版5.0 , 10/2006
六输出低边开关
与SPI和并行输入
控制
该33882是一个聪明的六个输出低边开关能够控制
系统负载高达1.0 A的六路输出可以通过这两个被控制
串行外设接口( SPI)和并行输入的控制,使得
设备的容错系统应用的吸引力。有两种
另外30 mA低边开关与SPI诊断报告
(与并行输入控制只) 。
该33882旨在与业界标准的直接接口
通过SPI微控制器来控制两个电感和白炽灯
负载。输出可配置为漏极开路功率MOSFET
结合内部动态钳位和电流限制。该
设备有多个监控和保护功能,包括低
待机电流,故障状态报告,内部52 V钳位每个
输出,输出特定的诊断和保护关机。在
此外,它有一个模式选择引脚,得到输入的双重手段
控制权。
特点
输出钳位切换感性负载
极低的运作偏置电流( < 2.0毫安)
与5.0 V逻辑电平兼容CMOS输入逻辑
负载突降强劲( 60 V瞬态在V
PWR
在OUT0 - OUT5 )
可多台设备的菊花链运作
开关输出可以并联以更高的电流
R
DS ( ON)
0.4
每路输出( 25 ° C) ,在13 V V
PWR
SPI操作保证2.0兆赫
无铅封装用后缀代码VW和EP指定
VDD
33882
六输出低边开关
DH后缀
VW后缀(无铅)
98ASH70329A
30 -PIN HSOP
FC后缀
EP后缀(无铅)
98ARH99032A
32引脚QFN封装
订购信息
设备
MC33882DH/R2
30 HSOP
MC33882VW/R2
-40°C至125°C
MC33882FC/R2
32 QFN
MC33882EP/R2
温度
范围(T
A
)
包
VPWR
33882
VPWR
VDD
CS
MCU
SCLK
SI
SO
IN0
IN1
IN2
可选并行
控制
输出0至7
IN3
IN4
IN5
IN6
IN7
OUT0
OUT1
OUT2
OUT3
OUT4
OUT5
OUT6
OUT7
IN0 IN1 &
IN2 IN3 &
IN4 & IN5
模式
GND
可选控制
配对产出
低功耗
LED
输出
大功率
输出
图1. 33882简化应用图
*本文件包含一个新的产品的特定信息。
规格书中信息如有变更,恕不另行通知。
飞思卡尔半导体公司2006年版权所有。
内部框图
内部框图
1 (V
PWR
)
12 ( SI )
DQ
C
DQ
C
DQ
C
DQ
C
DQ
C
DQ
C
DQ
C
DQ
C
开放式
16 (V
DD
)
V DD
过压
关闭
欠压
关闭
国内
BIAS
3 (MODE)
18 ( IN7 )
29 ( IN6 )
27 ( IN5 )
24 ( IN4 )
检测
逻辑
GATE 7
6门
5门
4门
3号门
OUT6
和OUT7
松开
低
动力
17
(OUT7)
30 ( OUT6 )
26 ( OUT5 )
28 ( IN4 & IN5 )
21 ( IN3 )
9 ( IN2 )
19 ( IN2 & IN3 )
门2
门0
OUT1
到OUT5
高
动力
23 ( OUT4 )
20 ( OUT3 )
10 (OUT2)
7 ( OUT1 )
5 ( OUT0 )
52 V
门0
6 ( IN1 )
4 ( IN0 )
2 ( IN0 & IN1 )
0
在串行
1
2
3
4
5
6
7
SO故障锁存/移位寄存器
输出0状态
输出状态
1至7
V REF
我LIM
GND (散热器)
+-
-+
串行输出
13 ( SCLK )
V DD
关/开
开放
负载
检测
14 ( CS )
三州
15 ( SO )
移
启用
3.0 A
负载
短
检测
-+
第V (次)
3.0 V
我O( OFF )
40
A
记
在该图中示出的引脚编号仅适用于30引脚HSOP封装。
图2. 33882简化内部框图
33882
2
模拟集成电路设备数据
飞思卡尔半导体公司
引脚连接
引脚连接
V
PWR
IN0 IN1 &
模式
IN0
OUT0
IN1
OUT1
NC
IN2
OUT2
NC
SI
SCLK
CS
SO
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
热
SINK
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
OUT6
IN6
IN4 & IN5
IN5
OUT5
NC
IN4
OUT4
NC
IN3
OUT3
IN2 IN3 &
IN7
OUT7
V
DD
图3. HSOP引脚连接
表1. HSOP引脚功能说明
针
1
2
19
28
引脚名称
V
PWR
IN0 IN1 &
IN2 IN3 &
IN4 & IN5
正式名称
负载电源电压
输入0 &输入1
输入2 &输入3
输入4 &输入5
德网络nition
该引脚连接到电池电压。一个去耦电容从V要求
PWR
to
地面上。
这些输入管脚控制两个输出通道,每个通道时
模式
引脚拉高。
这些引脚可以连接到脉冲控制的脉宽调制( PWM)输出
IC而
模式
引脚为高电平。这些引脚的状态在正常被忽略
操作(
模式
引脚为低电平),并覆盖正常的输入(串行或并行)时,
模式
引脚为高电平。这些引脚有内部有源25
A
下拉功能。
该
模式
销被连接到
模式
引脚控制IC的。该引脚具有内部
活跃的25
A
拉。
这些都是并行控制输入引脚。这些引脚具有内部25
A
主动上拉
起伏。
3
4
6
9
18
21
24
27
29
5
7
10
17
20
23
26
30
8, 11, 22, 25
12
模式
IN0
IN1
IN2
IN7
IN3
IN4
IN5
IN6
OUT0
OUT1
OUT2
OUT7
OUT3
OUT4
OUT5
OUT6
NC
SI
模式选择
输入0 - Input7
输出0 - OUTPUT7
每个引脚是一个通道的排水,吸收电流为各自的负荷。
无连接
串行输入
未连接。
串行输入引脚连接到控制IC的SPI串行数据输出引脚
从那里接收到的输出命令数据。该输入具有内部活性25
A
下拉并要求CMOS逻辑电平。
33882
GND
3
模拟集成电路设备数据
飞思卡尔半导体公司
引脚连接
表1. HSOP引脚功能说明(续)
针
13
引脚名称
SCLK
正式名称
串行时钟
德网络nition
控制IC的SCLK引脚位(偏移)时钟SPI端口。它转换1
每比特传输时间在工作时。它处于空闲状态的命令传输之间。这是
占空比为50% ,并具有CMOS电平。
该引脚被连接到控制IC的芯片选择输出。该输入具有
内部有源25
A
上拉和要求CMOS逻辑电平。
该引脚连接到控制的SPI串行数据输入引脚IC或SI引脚
在菊花链中的下一个设备。这个输出将保持三态的,除非该设备
选择由低
CS
销或
模式
引脚变为低电平。产生的输出信号
将具有CMOS逻辑电平,输出数据将上的下降沿过渡
SCLK 。串行输出的数据提供了用于每个输出的故障信息,并
返回MSB优先设备时解决。
该引脚被连接到该系统的5.0伏电源。去耦
电容器从V所需
DD
到地面。
关于这个软件包的裸露焊盘提供了该IC的电路接地连接。
接地的连续性是必需的输出接通。
14
15
CS
SO
芯片选择
串行输出
16
散热器
(裸露焊盘)
V
DD
GND
逻辑电源电压
地
33882
4
模拟集成电路设备数据
飞思卡尔半导体公司
引脚连接
IN5
IN4
IN3
32
31
30
29
28
27
26
IN4 & IN5
IN6
OUT6
GND
GND
V
PWR
IN0 IN1 &
模式
1
2
3
4
5
6
7
8
25
IN7
24
23
22
21
20
19
18
17
包装的透明顶视图
IN2 IN3 &
OUT5
OUT4
OUT3
OUT7
V
DD
GND
GND
GND
GND
SO
CS
10
12
13
14
15
SI
OUT0
OUT1
图4. QFN封装引脚连接
表2. QFN封装引脚功能说明
针
7
26
1
引脚名称
IN0 IN1 &
IN2 IN3 &
IN4 & IN5
正式名称
输入0 &输入1
输入2 &输入3
输入4 &输入5
德网络nition
这些输入管脚控制两个输出通道,每个通道时
模式
引脚拉高。
这些引脚可以连接到脉冲控制的脉宽调制( PWM)输出
IC而
模式
引脚为高电平。这些引脚的状态在正常被忽略
操作(
模式
引脚为低电平),并覆盖正常的输入(串行或并行)时,
模式
引脚为高电平。这些引脚有内部有源25
A
下拉功能。
这些是并行输入引脚。这些引脚具有内部25
A
主动下拉电阻。
2
9
11
13
25
28
30
32
3
10
12
14
24
27
29
31
4, 5, 19 – 22
6
8
15
IN6
IN0
IN1
IN2
IN7
IN3
IN4
IN5
OUT6
OUT0
OUT1
OUT2
OUT7
OUT3
OUT4
OUT5
GND
V
PWR
模式
SI
输入0 - 输入7
输出0 - 输出7
每个引脚是一个通道的排水,吸收电流为各自的负荷。
地
负载电源电压
模式选择
串行输入
接地的连续性是必需的输出接通。
该引脚连接到电池电压。去耦电容的要求
V
PWR
到地面。
该
模式
销被连接到
模式
引脚控制IC的。该引脚具有内部
活跃的25
A
拉。
串行输入引脚连接到控制IC的SPI串行数据输出引脚
从那里接收到的输出命令数据。该输入具有内部活性25
A
下拉并要求CMOS逻辑电平。
OUT2
SCLK
IN0
IN1
IN2
16
11
9
33882
模拟集成电路设备数据
飞思卡尔半导体公司
5