摩托罗拉
半导体技术资料
订购此文件
由MC145554 / D
PCM编码解码滤波器
该MC145554 ， MC145557 ， MC145564和MC145567都是每通道
PCM编解码器，过滤器。这些设备进行语音数字化，
重建以及带限和平滑所需PCM
系统。它们被设计在同步和异步操作
应用程序和包含一个片上精密电压基准。该
MC145554 （沐法）和MC145557 （ A律）是通用设备
这是16引脚封装。该MC145564 （沐法）和MC145567
（ A律） ，采用20引脚封装，增加模拟环回的能力，
推挽式功率放大器增益可调。
这些设备有一个输入的运算放大器，它的输出是输入
到编码器部分。编码器部分立即低通滤波器的
具有活性的R -C滤波器的模拟信号，以消除非常高频噪声
从被调制下至通带通过的开关电容滤波器。
从活性的R -C滤波器，所述模拟信号转换成差分信号。
从这一点来说，所有的模拟信号处理的差异进行。这使得
的模拟信号的处理是两次通过一个允许的振幅
单端设计，从而降低了噪音的意义既
倒置和非反相的信号路径。这个差的另一个优点
设计是，噪声通过电源注入是一个共模信号
已被取消时，反相和非反相的信号被重新组合。
这极大地提高了电源抑制比。
差分转换器之后，一个差分开关电容滤波器频带
通过从200赫兹到3400赫兹的模拟信号的信号被数字化之前
由差分压缩的A / D转换器。
该解码器接收PCM数据，并使用差分D / A扩展它
转换器。在D / A的输出是低通滤波，在3400赫兹和氮化硅/ X的
由差补偿开关电容滤波器。然后该信号被滤波
通过活性的R- C滤波器，以消除带外的交换的能量
电容滤波。
这些PCM编解码器，过滤器都接受长期帧和短帧行业
标准时钟格式。他们还保持与摩托罗拉的家人兼容性
的TSACs和MC3419 / MC34120 SLIC产品。
该MC145554 / 57 / 67分之64系列PCM编解码器，过滤器采用CMOS因
其可靠的低功耗性能，并为复杂成熟的能力
模拟/数字VLSI功能。
MC145554/57
（ 16引脚封装）
全差分模拟电路设计的低噪声
性能指定的扩展级温度范围 - 40至+ 85°C
传输带通和接收低通滤波器片
活跃的R- C预过滤和后过滤
μ律压扩MC145554
A- law压扩MC145557
片内精密参考电压（ 2.5 V ）
40毫瓦， 1.0毫瓦功率下的典型功耗
±
5 V
MC145564/67
（ 20引脚封装） - 所有MC145554 / 57加的特点：
μ律压扩MC145564
A- law压扩MC145567
推挽功率驱动器，外置增益调整
模拟环回
MC145554
MC145557
MC145564
MC145567
L结尾
陶瓷封装
CASE 620
MC145554/57
P后缀
塑料DIP
CASE 648
MC145554/57
DW后缀
SOG套餐
CASE 751G
MC145554/57
16
1
16
1
16
1
20
1
L结尾
陶瓷封装
CASE 732
MC145564/67
20
1
P后缀
塑料DIP
CASE 738
MC145564/67
DW后缀
SOG套餐
CASE 751D
MC145564/67
20
1
REV 1
9/95 （替代ADI1517 ）
摩托罗拉公司1995年
摩托罗拉
MC145554MC145557MC145564MC145567
1
引脚分配
MC145554 ， MC145557
VBB
GNDA
VFRO
VCC
FSR
DR
BCLKR / CLKSEL
MCLKR / PDN
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
VFXI +
VFXI -
GSX
TSX
FSX
DX
BCLKX
MCLKX
MC145564 ， MC145567
VPO +
GNDA
VPO -
VPI
VFRO
VCC
FSR
DR
BCLKR / CLKSEL
MCLKR / PDN
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
VBB
VFXI +
VFXI -
GSX
LB琼脂
TSX
FSX
DX
BCLKX
MCLKX
功能框图
MCLKR / BCLKR /
PDN
CLKSEL
GSX
LB琼脂
*
VCC
GNDA VBB
FSX
FSR MCLKX BCLKX
VFXI -
VFXI +
–
+
RC有源
LOW- PASS
滤波器
5极SC
LOW- PASS
滤波器
3–POLE
高通
和S / H
COMP
内部排序
与控制
TSX
VPO +
*
–1
带隙
电压
REF
–
4
RDAC
华助会
8
特区
REG
发送
移
REG
DX
VPO -
*
4
+
MUX
接受
移
REG
VPI
*
RC有源
LOW- PASS
滤波器
5极SC
LOW- PASS
滤波器
8
S / H
接受
LATCH
DR
VFRO
* MC145564 MC145567和唯一的。
MC145554MC145557MC145564MC145567
2
摩托罗拉
设备描述
编解码器 - 过滤器，用于数字化和重构
人的声音。这些器件主要用于开发
电话网，以促进语音转换和反式
使命。一旦语音被数字化，它可通过切换
数字切换方法或传输距离长（ T1 ，
微波，卫星等） ，而不会降低。名字
编解码器是从“编码器” （用于A / D用于digi-的缩写
tize声音）和“译码器”（用于在D / A用于reconstruct-
ING的声音） 。编解码器是两者兼具的A / D一台设备
和D / A转换。
数字化语音可理解需要一个信号对失真
的大约30dB以上的大约40分贝动态范围的比例。
这可以用一个线性13位A / D和D / A ，
但将远远超过所需要的信号与失真率在
振幅大于低于峰值振幅40分贝。
这多余的性能，每SAM-牺牲数据
PLE 。数据缩减的方法是通过实现的COM
按13位线性方案来扩8位
计划。有使用两种压扩方案：
沐-255法特别是在北美和A律
特别是在欧洲。这些扩计划是
接受世界各地。这些扩方案遵循
分段或“分段线性”曲线格式化为符号位，
3弦位和4位的步骤。对于给定的弦，六声道的所有
步骤青少年具有相同的电压的加权。作为
的模拟输入电压的增加，这四个步骤的比特增量
换货并进行三个和弦位，递增。
当弦位递增，步位的两倍
电压的权重。这导致6的有效分辨率
在整个42 dB动态比特（符号+和弦+四步位）
范围（ 7和弦大于零，由每和弦6分贝） 。
表3和表4示出了线性量化电平为PCM
也就是说两个扩计划。
在采样环境中，奈奎斯特理论认为，以
正确采样的连续信号时，它必须在一个采样
频率高于两倍的信号的最高频率较高
组件。声音中包含上述3千赫的频谱能量，但
它的缺失是不损害可懂度。以减少
数字数据速率，这是正比于采样速率，一个
8 kHz采样率获得通过，具有频带 - 一致
宽度为3千赫。此采样需要一个低通滤波器，以
从扭曲限制上述3千赫的高频能量
带内的信号。电话线也受
50/60 Hz电源线耦合，它必须从衰减
由A / D转换器之前的高通滤波器的信号。
在D / A处理重建的楼梯版本
所需的带内信号，其具有在 - 的光谱图像
带信号调制的有关样本的频率和其
谐波。这些光谱图像，称为别名康波
堂费，需要进行衰减，以获得所需的信号。
低通滤波器用来衰减这些混叠康波
堂费通常被称为重建或平滑滤波器。
该MC145554 / 57 / 67分之64 PCM编解码器，过滤器有
编解码器，无论是presampling和重构滤波器，和一个
片上精密电压基准，以及无需外部
组件。
数字
引脚说明
FSR
接收帧同步
这是一个8千赫启用必须是同步的
BCLK R.继升FS 边，一个在串行PCM码字
DR的时钟由BCLK R插入接收数据寄存器。 FS
同时启动对以前的PCM字解码。在AB-
FS的X中，将FS - [R脉冲的长度的SENCE ，可判定
矿井是否I / O符合短帧同步或
长帧同步约定。
DR
接收数字数据输入
BCLKR / CLKSEL
接收数据时钟和主时钟频率
选择器
如果该输入是一个时钟，它必须是128千赫之间
4.096兆赫，和同步FSR 。在同步
应用该引脚可在一个恒定的水平持有;然后
BCLKX被用作数据时钟为发送和
接收端，并且该引脚选择的假设频率
主时钟（见表1中
功能说明） 。
MCLKR / PDN
接收主时钟和关断控制
因为在这些所使用的共享DAC架构
设备中，只有一个主时钟是必需的。只要是FSX
时钟， MCLK X被用于导出所有的内部时钟，并且
MCLK R / PDN引脚只用作断电控制。如果
MCLK R / PDN引脚保持低电平或时钟源（以及至少一个
的帧同步信号的存在） ，所述部分被加电。如果这
引脚为高电平时，器件掉电。如果FS X不存在
但FS R的时钟依旧，器件进入接收半
渠道模式， MCLK R（如果时钟）产生
内部时钟。
MCLKX
传输主时钟
这个时钟用于产生内部时钟的时序;
它必须是1.536兆赫， 1.544兆赫，或2.048兆赫。
BCLKX
数据传输时钟
BCLK的X可为128千赫和之间的任何频率
4.096兆赫，但它应该是同步的MCLKX 。
DX
传输数字数据输出
这个输出是由FS X和BCLKX到输出受控
PCM数据字;否则该引脚处于高阻抗
状态。
FSX
发送帧同步
这是一个8千赫启用必须是同步的
BCLK X的上升FS X缘发起的传输
摩托罗拉
MC145554MC145557MC145564MC145567
3
串行PCM字，由BCLK X主频，输出D X.如果FS X的
脉冲高电平的时间超过8 BCLK X时期， DX和
TS X输出将保持在一个低阻抗状态，直到FS X
被拉低。在FS X脉冲的长度被用来确定
矿井是否发送和接收数字I / O ，符合
短帧同步或长帧同步conven-
化。
TSX
发送时隙指标
这是一个开漏输出变低的时候
DX输出处于低阻抗状态（即传输过程中
当PCM字正被输出）为烯麻省理工学院时隙
abling一个PCM总线驱动程序。
LB琼脂
模拟环回控制输入（ MC145564 / 67只）
当高举，该引脚会导致发送的输入
RC有源滤波器可以从GSX断开并连接
到VPO +模拟环回测试。该引脚保持低电平的
正常操作。
类似物
GSX
增益设置发送
的发射这种输出增益调整运营amplifi-
器内部连接到的编码器部分
装置。它必须在与VFXI-和VFXI一起使用+
可设置发送增益的最大信号幅度
2.5 V峰值。这个输出可以驱动600
加载至2.5 V峰值。
VFXI-
声频发送输入（反相）
这是发射的反相输入端的增益调整
运算放大器。
VFXI +
声频输入发送
（非反相）
这是发送的非反相输入端的增益调整
运算放大器。
VFRO
声频接收输出
该接收模拟输出能够驱动600
加载至2.5 V峰值。
VPI
电压电源输入（ MC145564 / 67只）
这是反相输入端与第一接收功率扩增
费里。两个接收功率放大器可以关
减少此输入连接到VBB 。
VPO-
电压输出功率（倒） （ MC145564 / 67只）
接收推挽功率扩增的这种反向输出
fiers可以驱动300
3.3 V峰值。
VPO +
电压功率输出（非反相）
（ MC145554 / 67只）
该非反相的接收推挽功率的输出
对放大器可驱动300
3.3 V峰值。
电源
GNDA
模拟地
这个终端是所有信号的参考电平，无论模拟
登录和数字。它是0V。
VCC
正电源。
VCC通常为5 V.
VBB
负电源
VBB一般 - 5 V.
功能说明
模拟接口和信号路径
这些编解码器 - 过滤器的发送部分包括一个低
能够驱动600的噪声增益设定放大器
负载。
它的输出被馈送到一个三极的抗混叠的预过滤器。这
预过滤器包括一个二极巴特沃斯有源低
低通滤波器，以及一个单一的被动杆。该预过滤器是跟着
由一个单端至差分转换器，是lowed
时钟频率是256kHz 。所有后续的模拟处理泌尿道感染
lizes全差分电路。接下来的部分是全昼夜温差
髓鞘，五极开关电容器低通滤波器，用
3.4千赫频带。此过滤器后是一个3极开关钙
pacitor具有约一个截止频率的高通滤波器
200赫兹。此高通阶段具有传输零点的直流
这消除了任何直流从模拟输入或从未来
在前面的滤波器累计运算放大器的偏移
之三阶段。高通滤波器的最后一级是一个自动
归零采样和保持放大器。
一个带隙电压基准发生器和数字 -
模转换器（ DAC），由发送共享和
接收部分。在自动调零，开关电容频带 -
隙基准电压源产生精确的正，负为参考
干扰电压是独立于温度和
电源电压。二进制加权电容阵列
（华助）形成的压扩结构的和弦，而
电阻串（ RDAC ）实现中的线性步骤
每个和弦。编码过程使用的DAC ，电压
参考，并一帧接一帧的自动调零比较器，以
实行逐次逼近转换algo-
rithm 。所有涉及的数据CON-模拟电路的
版本 - 电压基准， RDAC ，华助会，并
比较器 - 都与一个差动architec-实施
真实存在。
所述接收部分包括：将DAC如上所述，一个
采样保持放大器，一个五极3400Hz的切换
电容器的低通滤波器具有的SiN x / X的校正，和一个双
极活性平滑滤波器，以减小频谱的COM
开关电容滤波器的元件。的输出
平滑滤波器是一个功率放大器，能够驾驶
a 600
负载。的MC145564和MC145567添加对
被连接在推挽式组态功率放大器
口粮;两个外部电阻器设定两者的增益
MC145554MC145557MC145564MC145567
4
摩托罗拉
互补输出。所述第二放大器的输出端
可以在内部连接到发射器的输入反
通过将LB琼脂引脚为高电平混叠滤波器。电源上午
plifiers可以驱动300不平衡
负载或平衡
600
负荷;它们可以被断电独立的
通过捆绑的VPI引脚连接到VBB休息的芯片。
钟表大师
由于编解码器的滤波器的设计有单个DAC architec-
TURE ，只有一个主时钟使用。在正常操作中（既
帧同步时钟），则MCLKX作为主
时钟，无论MCLKR / PDN引脚是否超频
或低。同样如此，如果部件是在发射半通道
模式（时钟FSX ， FSR保持低电平） 。但是，如果编码解码器滤波器是
在接收半通道模式，与FSR时钟和FSX
保持为低， MCLKR用于内部主时钟，如果它是
时钟;如果MCLKR低，那么MCLKX仍用于
内部主时钟。由于只有一个主时钟是
在任何给定的时间使用时，它们不必是同步的。
主时钟频率必须是1.536兆赫，
1.544兆赫，或2.048兆赫。频率的codec-
过滤预期取决于部件是否是穆律或
一个A -法的一部分，并在BCLKR / CLKSEL引脚的状态。
可允许的选项显示在表1中。当一水平
（而不是一个时钟）提供了一种用于BCLKR / CLKSEL ， BCLKX
被用作比特时钟对发送和接收。
表1.主时钟频率的测定
主时钟频率预期
BCLKR / CLKSEL
时钟，1或打开
0
MC145554/64
1.536兆赫
1.544兆赫
2.048兆赫
MC145557/67
2.048兆赫
1.536兆赫
1.544兆赫
其余的PCM码字的7位。对D X和TS X输出
却将返回到一个高阻抗状态上的下降沿
第八个比特时钟或FS X的下降沿，取
谈到以后。接收PCM字同步，D R上
8个下降BCLK 边缘以下的FSR上升沿。
对于短帧同步操作时，帧同步脉冲
必须是一个位时钟周期长。在第一个BCLK X上升
边之后BCLK X的下降沿已锁存的FS X高，
DX和TS X输出使能，符号位为压力
对BCLK X时钟ented对D-十，未来七年上升沿
出PCM字的其余7比特;在第八
BCLK X下降沿， DX和TS X输出返回到高
阻抗状态。关于第二个下降沿BCLK 边缘后续
荷兰国际集团的FS 上升沿，将接收到的符号位被移入
R.未来七年BCLK 下降沿时钟的重新
maining接收PCM字的7位。
表2示出了发射和重新的编码格式
人为对象PCM字。
半通道模式
除了正常的全双工操作模式中，这些
编解码器，过滤器可于发工作，并接受半
信道模式。发送半通道模式是由输入
拿着FS 低。在VF R 0输出到模拟地
但仍处于低阻抗状态（以便于混合动力
接口） ;于，D R的PCM数据将被忽略。控股FS X低，而
时钟FSR在接收半通道把这些设备
模式。在这种状态下，传动输入运算放大器
继续工作，但发送电路的其余部分是
禁用;对D X和TS X输出保持在一个高阻抗
ANCE状态。 MCLK R被用作内部主时钟，如果它是
时钟。如果MCLK R为不定时，然后MCLK X被用于
内部主时钟，但在这种情况下，它应该被同步
异步的与FS R.如果BCLK R的不打卡， BCLK X会
用于接收数据，就像在全频道operat-
荷兰国际集团模式。在只接收半通道模式，长度
在FS - [R脉冲被用来确定是否短帧
同步或长帧同步时序用于灾难恢复。
掉电
同时持有FS X和FS 低会导致部分进入
掉电状态。掉电发生约
被接收的最后帧同步脉冲之后2毫秒。另一种可供选择
略去的方式把在掉电这些设备是拿
MCLK R / PDN引脚为高电平。当芯片断电时，该
DX ， TS X和GS X输出为高阻时， VF RO ，
VPO-和VPO +运算放大器的偏置与一
涓流电流，从而使它们各自的输出保持稳定
在模拟地。到芯片返回到加电状态，
MCLK的R / PDN必须是低或时钟和所述至少一个
帧同步脉冲必须存在。对D X和TS X输出
将保持在高阻抗状态，直到第二FSX
上电后的脉冲。
帧同步信号和数字I / O
这些编解码器，过滤器可以同时容纳的行业
标准时间格式。长帧同步模式
使用摩托罗拉的MC145500家族的编解码器和所述
UDLT系列数字环路收发器。短帧
同步模式与兼容的IDL （片间的数字链接）
在摩托罗拉的ISDN的家庭，以及其他用于串行格式
公司在其电信设备。这些
编解码器 - 过滤器使用同步的发射帧的长度（FSX ）
以确定的时间格式为发送和接收
除非该部分工作在接收半通道
模式。
在长帧同步模式下，帧同步脉冲
必须至少是3位的时钟周期长。对D X和TS X
输出由FS X和的逻辑与运算使能
BCLK X;当两者都高时，符号位出现在DX
输出。对BCLK X时钟在未来七年上升沿出
表2. PCM数据格式
μ律（ MC145554 / 64 ）
水平
+满量程
+零
=零
=满量程
签位
1
1
0
0
弦位
000
111
111
000
步骤位
0000
1111
1111
0000
签位
1
1
0
0
A律（ MC145557 / 67 ）
弦位
010
101
101
010
步骤位
1010
0101
0101
1010
摩托罗拉
MC145554MC145557MC145564MC145567
5
MC14555B ， MC14556B
双二进制到1 4选
解码器/多路解复用器
该MC14555B和MC14556B与构建
互补MOS （CMOS）增强型器件。每
解码器/多路解复用器有两个选择输入（ A和B ） ，低电平有效
使能输入（ E） ，和四个互斥输出（ Q0 ， Q1 ， Q2 ，
Q3 ） 。该MC14555B已选定的输出转到“高”状态，
和MC14556B已选定的输出去到“低”状态。
扩展解码诸如二进制到十六进制的（ 1 -的-16 ）等，
可以通过使用其他MC14555B或MC14556B设备来实现。
应用范围包括代码转换，地址译码，内存
选择控制，和多路分解（使用使能输入端作为数据
输入），在数字数据传输系统。
http://onsemi.com
记号
图表
16
PDIP–16
P后缀
CASE 648
MC1455XBCP
AWLYYWW
1
16
SOIC–16
后缀
CASE 751B
1
16
SOEIAJ–16
后缀f
CASE 966
1
MC1455XB
AWLYWW
1455XB
AWLYWW
在所有输入端保护二极管
高有效或低有效输出
可扩展
电源电压范围为3.0伏到18伏直流
所有输出缓冲
可驱动两个低功耗TTL负载或一个低功耗的
肖特基TTL负载超过额定温度范围
最大额定值
（电压参考V
SS
） （注2 ）
符号
V
DD
V
in
, V
OUT
I
in
, I
OUT
P
D
T
A
T
英镑
T
L
参数
直流电源电压范围
输入或输出电压范围
（ DC或瞬态）
输入或输出电流
每个引脚（ DC或瞬态）
功耗，
每包（注3 ）
环境温度范围
存储温度范围
焊接温度
（ 8秒焊接）
价值
- 0.5至18.0
- 0.5 V
DD
+ 0.5
±
10
500
- 55 + 125
- 65 + 150
260
单位
V
V
mA
mW
X
=具体设备守则
A
=大会地点
WL或L =晶圆地段
YY或Y =年
WW或W =工作周
订购信息
设备
MC14555BCP
包
PDIP–16
SOIC–16
SOIC–16
SOEIAJ–16
SOEIAJ–16
PDIP–16
SOIC–16
SOIC–16
SOEIAJ–16
SOEIAJ–16
航运
2000/Box
48/Rail
2500 /磁带&卷轴
见注1 。
见注1 。
2000/Box
48/Rail
2500 /磁带&卷轴
见注1 。
见注1 。
°C
°C
°C
MC14555BD
MC14555BDR2
MC14555BF
MC14555BFEL
MC14556BCP
MC14556BD
MC14556BDR2
MC14556BF
MC14556BFEL
2.最大额定值是那些价值超过该设备损坏
可能会发生。
3.温度降额：
塑料“P和D / DW”套餐： - 7.0毫瓦/
_
C来自65
_
C至125
_
C
该器件包含保护电路，以防止由于高伤害
静态电压或电场。但是，必须采取预防措施，以避免
任何电压的应用中高于最大额定电压至该
高阻抗电路。为了正常工作，V
in
和V
OUT
应受限制
到范围V
SS
(V
in
或V
OUT
)
V
DD
.
未使用的输入必须始终连接到一个适当的逻辑电平（例如，
无论是V
SS
或V
DD
） 。未使用的输出必须悬空。
v
v
1.对于订购信息的EIAJ版
的SOIC封装，请联系您当地的
安森美半导体的代表。
半导体元件工业有限责任公司， 2000
1
2000年3月 - 第3版
出版订单号：
MC14555B/D
MC14555B ， MC14556B
电气特性
（电压参考V
SS
)
特征
符号
V
OL
V
DD
VDC
5.0
10
15
5.0
10
15
5.0
10
15
V
IH
5.0
10
15
I
OH
来源
5.0
5.0
10
15
I
OL
5.0
10
15
15
—
5.0
10
15
5.0
10
15
– 3.0
– 0.64
– 1.6
– 4.2
0.64
1.6
4.2
—
—
—
—
—
—
—
—
—
—
—
—
±
0.1
—
5.0
10
20
– 2.4
– 0.51
– 1.3
– 3.4
0.51
1.3
3.4
—
—
—
—
—
– 4.2
– 0.88
– 2.25
– 8.8
0.88
2.25
8.8
±
0.00001
5.0
0.005
0.010
0.015
—
—
—
—
—
—
—
±
0.1
7.5
5.0
10
20
– 1.7
– 0.36
– 0.9
– 2.4
0.36
0.9
2.4
—
—
—
—
—
—
—
—
—
—
—
—
±
1.0
—
150
300
600
MADC
3.5
7.0
11
—
—
—
3.5
7.0
11
2.75
5.50
8.25
—
—
—
3.5
7.0
11
—
—
—
MADC
民
—
—
—
– 55
_
C
25
_
C
125
_
C
最大
民
—
—
—
典型值
(4.)
0
0
0
最大
民
—
—
—
最大
单位
VDC
输出电压
V
in
= V
DD
或0
“0”电平
0.05
0.05
0.05
—
—
—
1.5
3.0
4.0
0.05
0.05
0.05
—
—
—
1.5
3.0
4.0
0.05
0.05
0.05
—
—
—
1.5
3.0
4.0
VDC
“1”电平
V
in
= 0或V
DD
输入电压
“0”电平
(V
O
= 4.5或0.5伏）
(V
O
= 9.0或1.0伏）
(V
O
= 13.5或1.5伏）
“1”电平
(V
O
= 0.5或4.5伏）
(V
O
= 1.0或9.0伏）
(V
O
= 1.5或13.5伏）
输出驱动电流
(V
OH
= 2.5伏）
(V
OH
= 4.6伏）
(V
OH
= 9.5伏）
(V
OH
= 13.5伏）
(V
OL
= 0.4伏）
(V
OL
= 0.5伏）
(V
OL
= 1.5伏）
输入电流
输入电容
(V
in
= 0)
静态电流
（每包）
总电源电流
(5.) (6.)
（动态加静态，
每包）
(C
L
= 50 pF的所有输出，全
缓冲切换）
V
IL
—
—
—
—
—
—
2.25
4.50
6.75
—
—
—
V
OH
4.95
9.95
14.95
4.95
9.95
14.95
5.0
10
15
4.95
9.95
14.95
VDC
VDC
SINK
I
in
C
in
I
DD
μAdc
pF
μAdc
I
T
I
T
= (0.85
μA /千赫）
F +我
DD
I
T
= (1.70
μA /千赫）
F +我
DD
I
T
= (2.60
μA /千赫）
F +我
DD
μAdc
4.数据标记为“典型值”是不被用于设计目的，但只是作为IC的潜在性能的指示。
5.给出的公式只在25的典型特征
_
C.
6.要计算总电源电流在负载以外50 pF的：
I
T
(C
L
) = I
T
（ 50 pF的） + （C
L
- 50 ） VFK
其中：I
T
在
A
（每包） ，C
L
在PF， V = （V
DD
– V
SS
）在伏中，f以kHz为输入频率，以及k = 0.002 。
http://onsemi.com
3
MC14555B ， MC14556B
开关特性
(7.)
(C
L
= 50 pF的，T
A
= 25
_
C)
特征
输出上升时间和下降时间
t
TLH
, t
THL
= （ 1.5纳秒/ PF ）C
L
+ 25纳秒
t
TLH
, t
THL
= （ 0.75纳秒/ PF ）C
L
+ 12.5纳秒
t
TLH
, t
THL
= （ 0.55纳秒/ PF ）C
L
+ 9.5纳秒
符号
t
TLH
,
t
THL
V
DD
5.0
10
15
5.0
10
15
5.0
10
15
民
—
—
—
—
—
—
—
—
—
典型值
(8.)
100
50
40
220
95
70
200
85
65
最大
200
100
80
440
190
140
ns
400
170
130
单位
ns
传播延迟时间 - A，B到输出
t
PLH
, t
PHL
= （ 1.7纳秒/ PF ）C
L
+ 135纳秒
t
PLH
, t
PHL
= （ 0.66纳秒/ PF ）C
L
+ 62纳秒
t
PLH
, t
PHL
= （ 0.5纳秒/ PF ）C
L
+ 45纳秒
传播延迟时间 - E至输出
t
PLH
, t
PHL
= （ 1.7纳秒/ PF ）C
L
+ 115纳秒
t
PLH
, t
PHL
= （ 0.66纳秒/ PF ）C
L
+ 52纳秒
t
PLH
, t
PHL
= （ 0.5纳秒/ PF ）C
L
+ 40纳秒
t
PLH
,
t
PHL
ns
t
PLH
,
t
PHL
7.给出的公式只在25的典型特征
_
C.
8.数据标记为“典型值”是不被用于设计目的，但只是作为IC的潜在性能的指示。
输入E LOW
20纳秒
20纳秒
90%
50%
10%
V
DD
V
SS
V
DD
V
SS
V
OH
V
OL
20纳秒
输入B
t
PHL
输出Q3
MC14556B
t
THL
t
PLH
输出Q3
MC14555B
t
TLH
90%
50%
10%
90%
50%
10%
INPUT一较高下，输入E LOW
20纳秒
90%
50%
10%
t
PLH
V
DD
V
SS
V
OH
A输入
（50 ％占空比）
1
2f
B输入
（50 ％占空比）
t
PHL
V
t
TLH OL
V
OH
V
OL
t
THL
输出Q1
所有8个输出连接到各个C
L
负载。
中f相对于系统时钟。
图1.动态功耗信号波形
图2.动态信号波形
逻辑图
（双1/2 ）
*
A
*
B
*
E
*
*取消了MC14555B
Q3
Q2
Q1
Q0
http://onsemi.com
4
MC14555B ， MC14556B
双二进制到1 4选
解码器/多路解复用器
该MC14555B和MC14556B与构建
互补MOS （CMOS）增强型器件。每
解码器/多路解复用器有两个选择输入（ A和B ） ，低电平有效
使能输入（ E） ，和四个互斥输出（ Q0 ， Q1 ， Q2 ，
Q3 ） 。该MC14555B已选定的输出转到“高”状态，
和MC14556B已选定的输出去到“低”状态。
扩展解码诸如二进制到十六进制的（ 1 -的-16 ）等，
可以通过使用其他MC14555B或MC14556B设备来实现。
应用范围包括代码转换，地址译码，内存
选择控制，和多路分解（使用使能输入端作为数据
输入），在数字数据传输系统。
http://onsemi.com
记号
图表
16
PDIP–16
P后缀
CASE 648
MC1455XBCP
AWLYYWW
1
16
SOIC–16
后缀
CASE 751B
1
16
SOEIAJ–16
后缀f
CASE 966
1
MC1455XB
AWLYWW
1455XB
AWLYWW
在所有输入端保护二极管
高有效或低有效输出
可扩展
电源电压范围为3.0伏到18伏直流
所有输出缓冲
可驱动两个低功耗TTL负载或一个低功耗的
肖特基TTL负载超过额定温度范围
最大额定值
（电压参考V
SS
） （注2 ）
符号
V
DD
V
in
, V
OUT
I
in
, I
OUT
P
D
T
A
T
英镑
T
L
参数
直流电源电压范围
输入或输出电压范围
（ DC或瞬态）
输入或输出电流
每个引脚（ DC或瞬态）
功耗，
每包（注3 ）
环境温度范围
存储温度范围
焊接温度
（ 8秒焊接）
价值
- 0.5至18.0
- 0.5 V
DD
+ 0.5
±
10
500
- 55 + 125
- 65 + 150
260
单位
V
V
mA
mW
X
=具体设备守则
A
=大会地点
WL或L =晶圆地段
YY或Y =年
WW或W =工作周
订购信息
设备
MC14555BCP
包
PDIP–16
SOIC–16
SOIC–16
SOEIAJ–16
SOEIAJ–16
PDIP–16
SOIC–16
SOIC–16
SOEIAJ–16
SOEIAJ–16
航运
2000/Box
48/Rail
2500 /磁带&卷轴
见注1 。
见注1 。
2000/Box
48/Rail
2500 /磁带&卷轴
见注1 。
见注1 。
°C
°C
°C
MC14555BD
MC14555BDR2
MC14555BF
MC14555BFEL
MC14556BCP
MC14556BD
MC14556BDR2
MC14556BF
MC14556BFEL
2.最大额定值是那些价值超过该设备损坏
可能会发生。
3.温度降额：
塑料“P和D / DW”套餐： - 7.0毫瓦/
_
C来自65
_
C至125
_
C
该器件包含保护电路，以防止由于高伤害
静态电压或电场。但是，必须采取预防措施，以避免
任何电压的应用中高于最大额定电压至该
高阻抗电路。为了正常工作，V
in
和V
OUT
应受限制
到范围V
SS
(V
in
或V
OUT
)
V
DD
.
未使用的输入必须始终连接到一个适当的逻辑电平（例如，
无论是V
SS
或V
DD
） 。未使用的输出必须悬空。
v
v
1.对于订购信息的EIAJ版
的SOIC封装，请联系您当地的
安森美半导体的代表。
半导体元件工业有限责任公司， 2000
1
2000年3月 - 第3版
出版订单号：
MC14555B/D
MC14555B ， MC14556B
电气特性
（电压参考V
SS
)
特征
符号
V
OL
V
DD
VDC
5.0
10
15
5.0
10
15
5.0
10
15
V
IH
5.0
10
15
I
OH
来源
5.0
5.0
10
15
I
OL
5.0
10
15
15
—
5.0
10
15
5.0
10
15
– 3.0
– 0.64
– 1.6
– 4.2
0.64
1.6
4.2
—
—
—
—
—
—
—
—
—
—
—
—
±
0.1
—
5.0
10
20
– 2.4
– 0.51
– 1.3
– 3.4
0.51
1.3
3.4
—
—
—
—
—
– 4.2
– 0.88
– 2.25
– 8.8
0.88
2.25
8.8
±
0.00001
5.0
0.005
0.010
0.015
—
—
—
—
—
—
—
±
0.1
7.5
5.0
10
20
– 1.7
– 0.36
– 0.9
– 2.4
0.36
0.9
2.4
—
—
—
—
—
—
—
—
—
—
—
—
±
1.0
—
150
300
600
MADC
3.5
7.0
11
—
—
—
3.5
7.0
11
2.75
5.50
8.25
—
—
—
3.5
7.0
11
—
—
—
MADC
民
—
—
—
– 55
_
C
25
_
C
125
_
C
最大
民
—
—
—
典型值
(4.)
0
0
0
最大
民
—
—
—
最大
单位
VDC
输出电压
V
in
= V
DD
或0
“0”电平
0.05
0.05
0.05
—
—
—
1.5
3.0
4.0
0.05
0.05
0.05
—
—
—
1.5
3.0
4.0
0.05
0.05
0.05
—
—
—
1.5
3.0
4.0
VDC
“1”电平
V
in
= 0或V
DD
输入电压
“0”电平
(V
O
= 4.5或0.5伏）
(V
O
= 9.0或1.0伏）
(V
O
= 13.5或1.5伏）
“1”电平
(V
O
= 0.5或4.5伏）
(V
O
= 1.0或9.0伏）
(V
O
= 1.5或13.5伏）
输出驱动电流
(V
OH
= 2.5伏）
(V
OH
= 4.6伏）
(V
OH
= 9.5伏）
(V
OH
= 13.5伏）
(V
OL
= 0.4伏）
(V
OL
= 0.5伏）
(V
OL
= 1.5伏）
输入电流
输入电容
(V
in
= 0)
静态电流
（每包）
总电源电流
(5.) (6.)
（动态加静态，
每包）
(C
L
= 50 pF的所有输出，全
缓冲切换）
V
IL
—
—
—
—
—
—
2.25
4.50
6.75
—
—
—
V
OH
4.95
9.95
14.95
4.95
9.95
14.95
5.0
10
15
4.95
9.95
14.95
VDC
VDC
SINK
I
in
C
in
I
DD
μAdc
pF
μAdc
I
T
I
T
= (0.85
μA /千赫）
F +我
DD
I
T
= (1.70
μA /千赫）
F +我
DD
I
T
= (2.60
μA /千赫）
F +我
DD
μAdc
4.数据标记为“典型值”是不被用于设计目的，但只是作为IC的潜在性能的指示。
5.给出的公式只在25的典型特征
_
C.
6.要计算总电源电流在负载以外50 pF的：
I
T
(C
L
) = I
T
（ 50 pF的） + （C
L
- 50 ） VFK
其中：I
T
在
A
（每包） ，C
L
在PF， V = （V
DD
– V
SS
）在伏中，f以kHz为输入频率，以及k = 0.002 。
http://onsemi.com
3
MC14555B ， MC14556B
开关特性
(7.)
(C
L
= 50 pF的，T
A
= 25
_
C)
特征
输出上升时间和下降时间
t
TLH
, t
THL
= （ 1.5纳秒/ PF ）C
L
+ 25纳秒
t
TLH
, t
THL
= （ 0.75纳秒/ PF ）C
L
+ 12.5纳秒
t
TLH
, t
THL
= （ 0.55纳秒/ PF ）C
L
+ 9.5纳秒
符号
t
TLH
,
t
THL
V
DD
5.0
10
15
5.0
10
15
5.0
10
15
民
—
—
—
—
—
—
—
—
—
典型值
(8.)
100
50
40
220
95
70
200
85
65
最大
200
100
80
440
190
140
ns
400
170
130
单位
ns
传播延迟时间 - A，B到输出
t
PLH
, t
PHL
= （ 1.7纳秒/ PF ）C
L
+ 135纳秒
t
PLH
, t
PHL
= （ 0.66纳秒/ PF ）C
L
+ 62纳秒
t
PLH
, t
PHL
= （ 0.5纳秒/ PF ）C
L
+ 45纳秒
传播延迟时间 - E至输出
t
PLH
, t
PHL
= （ 1.7纳秒/ PF ）C
L
+ 115纳秒
t
PLH
, t
PHL
= （ 0.66纳秒/ PF ）C
L
+ 52纳秒
t
PLH
, t
PHL
= （ 0.5纳秒/ PF ）C
L
+ 40纳秒
t
PLH
,
t
PHL
ns
t
PLH
,
t
PHL
7.给出的公式只在25的典型特征
_
C.
8.数据标记为“典型值”是不被用于设计目的，但只是作为IC的潜在性能的指示。
输入E LOW
20纳秒
20纳秒
90%
50%
10%
V
DD
V
SS
V
DD
V
SS
V
OH
V
OL
20纳秒
输入B
t
PHL
输出Q3
MC14556B
t
THL
t
PLH
输出Q3
MC14555B
t
TLH
90%
50%
10%
90%
50%
10%
INPUT一较高下，输入E LOW
20纳秒
90%
50%
10%
t
PLH
V
DD
V
SS
V
OH
A输入
（50 ％占空比）
1
2f
B输入
（50 ％占空比）
t
PHL
V
t
TLH OL
V
OH
V
OL
t
THL
输出Q1
所有8个输出连接到各个C
L
负载。
中f相对于系统时钟。
图1.动态功耗信号波形
图2.动态信号波形
逻辑图
（双1/2 ）
*
A
*
B
*
E
*
*取消了MC14555B
Q3
Q2
Q1
Q0
http://onsemi.com
4
摩托罗拉
半导体技术资料
双二进制到1 4选
解码器/多路解复用器
该MC14555B和MC14556B与构建互补
MOS （CMOS）增强型器件。每个解码器/多路解复用器
有两个选择输入（ A和B ） ，低电平有效使能输入（ E） ，和四
互斥的输出（ Q0，Q1 ，Q2，Q3 ） 。该MC14555B有
选定的输出去到“高”状态，并且MC14556B已选定
输出去的“低”状态。扩展解码诸如二进制到的十六
进制（ 1 -的-16 ）等，可以通过使用其它MC14555B或实现
MC14556B设备。
应用范围包括代码转换，地址译码，内存selec-
化控制，和多路分解（使用使能输入，作为数据输入）的
数字数据传输系统。
在所有输入端保护二极管
高有效或低有效输出
可扩展
电源电压范围为3.0伏到18伏直流
所有输出缓冲
可驱动两个低功耗TTL负载或一个低功耗的
肖特基TTL负载超过额定温度范围
MC14555B
MC14556B
L结尾
陶瓷的
CASE 620
P后缀
塑料
CASE 648
后缀
SOIC
CASE 751B
订购信息
MC14XXXBCP
MC14XXXBCL
MC14XXXBD
塑料
陶瓷的
SOIC
最大额定值*
（电压参考VSS）
符号
VDD
参数
直流电源电压
价值
单位
V
V
- 0.5 + 18.0
VIN，VOUT
IIN，电流输出
PD
TSTG
TL
输入或输出电压（ DC或瞬态）
- 0.5 VDD + 0.5
±
10
500
- 65至+ 150
260
输入或输出电流（ DC或瞬态）
每个引脚
功耗，每包
储存温度
焊接温度（ 8秒焊接）
mA
mW
TA = - 55 °至125°C的所有软件包。
真值表
输入
启用
E
0
0
0
0
1
SELECT
B
0
0
1
1
X
A
0
1
0
1
X
0
0
0
1
0
输出
MC14555B
0
0
1
0
0
0
1
0
0
0
1
0
0
0
0
1
1
1
0
1
MC14556B
1
1
0
1
1
1
0
1
1
1
0
1
1
1
1
Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0
_
C
_
C
X =无关
*最大额定值超出这可能会损坏设备的价值。
温度降额：
“P和D / DW”套餐： - 7.0毫瓦/ C 65
_
C至125
_
C陶瓷
“L”套餐： - 12毫瓦/
_
c从100
_
C至125
_
C
框图
MC14555B
2
3
1
A
B
E
Q0
Q1
Q2
Q3
4
5
6
7
2
3
1
MC14556B
A
B
E
Q0
Q1
Q2
Q3
4
5
6
7
该器件包含保护电路，
警惕损害，由于高静
电压或电场。然而，预
注意事项必须注意避免应用
超过最大额定电压较高的任何电压
年龄这个高阻抗电路。为了正确
操作中， Vin和Vout的应受限制
到的范围内的VSS
（ VIN或VOUT ）
VDD 。
未使用的输入必须始终连接到一个
适当的逻辑电平（例如，是VSS
或VDD ） 。未使用的输出必须悬空。
v
v
14
13
15
A
B
E
Q0
Q1
Q2
Q3
12
11
10
9
VDD = 16 PIN
VSS = 8 PIN
14
13
15
A
B
E
Q0
Q1
Q2
Q3
12
11
10
9
REV 3
1/94
摩托罗拉CMOS逻辑数据
摩托罗拉公司1995年
MC14555B MC14556B
1
电气特性
（电压参考VSS）
特征
符号
VOL
VDD
VDC
5.0
10
15
5.0
10
15
5.0
10
15
VIH
5.0
10
15
IOH
来源
5.0
5.0
10
15
IOL
5.0
10
15
15
—
5.0
10
15
5.0
10
15
– 3.0
– 0.64
– 1.6
– 4.2
0.64
1.6
4.2
—
—
—
—
—
—
—
—
—
—
—
—
±
0.1
—
5.0
10
20
– 2.4
– 0.51
– 1.3
– 3.4
0.51
1.3
3.4
—
—
—
—
—
– 4.2
– 0.88
– 2.25
– 8.8
0.88
2.25
8.8
±
0.00001
5.0
0.005
0.010
0.015
—
—
—
—
—
—
—
±
0.1
7.5
5.0
10
20
– 1.7
– 0.36
– 0.9
– 2.4
0.36
0.9
2.4
—
—
—
—
—
—
—
—
—
—
—
—
±
1.0
—
150
300
600
MADC
3.5
7.0
11
—
—
—
3.5
7.0
11
2.75
5.50
8.25
—
—
—
3.5
7.0
11
—
—
—
MADC
民
—
—
—
– 55
_
C
25
_
C
125
_
C
最大
民
—
—
—
典型值＃
0
0
0
最大
民
—
—
—
最大
单位
VDC
输出电压
VIN = VDD或0
“0”电平
0.05
0.05
0.05
—
—
—
1.5
3.0
4.0
0.05
0.05
0.05
—
—
—
1.5
3.0
4.0
0.05
0.05
0.05
—
—
—
1.5
3.0
4.0
VDC
“1”电平
输入电压= 0或Vdd的
输入电压
“0”电平
（ VO = 4.5或0.5伏）
（ VO = 9.0或1.0伏）
（ VO = 13.5或1.5伏）
“1”电平
（ VO = 0.5或4.5伏）
（ VO = 1.0或9.0伏）
（ VO = 1.5或13.5伏）
输出驱动电流
（ VOH = 2.5伏）
（ VOH = 4.6伏）
（ VOH = 9.5伏）
（ VOH = 13.5伏）
（ VOL = 0.4 V直流）
（ VOL = 0.5 V直流）
（ VOL = 1.5 V直流）
输入电流
输入电容
（ VIN = 0 ）
静态电流
（每包）
总电源电流**
（动态加静态，
每包）
（所有输出CL = 50 pF的，所有的
缓冲切换）
VIL
—
—
—
—
—
—
2.25
4.50
6.75
—
—
—
VOH
4.95
9.95
14.95
4.95
9.95
14.95
5.0
10
15
4.95
9.95
14.95
VDC
VDC
SINK
IIN
CIN
国际直拨电话
μAdc
pF
μAdc
IT
IT = （ 0.85
μA /千赫）
F + IDD
IT = （ 1.70
μA /千赫）
F + IDD
IT = （ 2.60
μA /千赫）
F + IDD
μAdc
#Data标有“典型值”是不被用于设计目的，但只是作为IC的潜在性能的指示。
**给出的公式只在25的典型特征
_
C.
计算总电源电流在负载以外50 pF的：
IT （ CL ） = IT （ 50 pF的） + （ CL - 50 ） VFK
其中： IT是
A
（每包） ， CL在PF， V = （ VDD - VSS ）的电压，女在kHz的输入频率， K = 0.002 。
引脚分配
MC14555B
EA
AA
BA
Q0A
Q1A
Q2A
Q3A
VSS
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
VDD
EB
AB
BB
Q0B
Q1B
Q2B
Q3B
EA
AA
BA
Q0A
Q1A
Q2A
Q3A
VSS
MC14556B
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
VDD
EB
AB
BB
Q0B
Q1B
Q2B
Q3B
MC14555B MC14556B
2
摩托罗拉CMOS逻辑数据
开关特性*
（ CL = 50 pF的， TA = 25
_
C)
特征
输出上升时间和下降时间
tTLH ， TTHL = （ 1.5纳秒/ PF ） CL + 25纳秒
tTLH ， TTHL = （ 0.75纳秒/ PF ） CL + 12.5纳秒
tTLH ， TTHL = （ 0.55纳秒/ PF ） CL + 9.5纳秒
传播延迟时间 - A，B到输出
tPLH的，的TPH1 = （ 1.7纳秒/ PF ） CL + 135纳秒
tPLH的，的TPH1 = （ 0.66纳秒/ PF ） CL + 62纳秒
tPLH的，的TPH1 = （ 0.5纳秒/ PF ） CL + 45纳秒
传播延迟时间 - E至输出
tPLH的，的TPH1 = （ 1.7纳秒/ PF ） CL + 115纳秒
tPLH的，的TPH1 = （ 0.66纳秒/ PF ） CL + 52纳秒
tPLH的，的TPH1 = （ 0.5纳秒/ PF ） CL + 40纳秒
符号
tTLH ，
TTHL
VDD
5.0
10
15
5.0
10
15
5.0
10
15
民
—
—
—
—
—
—
—
—
—
典型值＃
100
50
40
220
95
70
200
85
65
最大
200
100
80
440
190
140
ns
400
170
130
单位
ns
tPLH的，
的TPH1
ns
tPLH的，
的TPH1
*给出的公式只在25的典型特征
_
C.
#Data标有“典型值”是不被用于设计目的，但只是作为IC的潜在性能的指示。
输入E LOW
20纳秒
20纳秒
90%
50%
10%
VDD
VSS
VDD
VSS
VOH
VOL
20纳秒
输入B
的TPH1
输出Q3
MC14556B
TTHL
TPLH
输出Q3
MC14555B
tTLH
90%
50%
10%
INPUT一较高下，输入E LOW
20纳秒
90%
50%
10%
TPLH
VDD
VSS
VOH
A输入
（50 ％占空比）
1
2f
B输入
（50 ％占空比）
输出Q1
所有8个输出连接到各自的CL负载。
中f相对于系统时钟。
90%
50%
10%
V
tTLH OL
的TPH1
VOH
VOL
TTHL
图1.动态功耗信号波形
图2.动态信号波形
逻辑图
（双1/2 ）
*
A
*
B
*
E
*
*取消了MC14555B
Q3
Q2
Q1
Q0
摩托罗拉CMOS逻辑数据
MC14555B MC14556B
3
外形尺寸
后缀
塑料SOIC封装
CASE 751B -05
ISSUE
–A–
注意事项：
1.尺寸和公差符合ANSI
Y14.5M ， 1982年。
2.控制尺寸：毫米。
3.尺寸A和B不包括
模具的突起。
4.最大模具PROTRUSION 0.15 （ 0.006 ）
每边。
5.尺寸D不包括密封条
前伸。允许的dambar
突出应该0.127 （ 0.005 ） TOTAL
超过D尺寸的
最大的物质条件。
MILLIMETERS
民
最大
9.80
10.00
3.80
4.00
1.35
1.75
0.35
0.49
0.40
1.25
1.27 BSC
0.19
0.25
0.10
0.25
0
_
7
_
5.80
6.20
0.25
0.50
英寸
民
最大
0.386
0.393
0.150
0.157
0.054
0.068
0.014
0.019
0.016
0.049
0.050 BSC
0.008
0.009
0.004
0.009
0
_
7
_
0.229
0.244
0.010
0.019
16
9
–B–
1
8
P
8 PL
0.25 (0.010)
M
B
S
G
F
K
C
–T–
座位
飞机
R
X 45
_
M
D
16 PL
M
J
0.25 (0.010)
T B
S
A
S
暗淡
A
B
C
D
F
G
J
K
M
P
R
摩托罗拉保留更改，恕不另行通知这里的任何产品的权利。摩托罗拉公司对于任何担保，声明或保证
其产品适用于任何特定用途，也不摩托罗拉承担由此产生的任何产品或电路的应用或使用任何责任，
并明确拒绝承担任何责任，包括但不限于间接或附带损失。它可以提供“典型”参数
摩托罗拉数据表和/或规格可以做不同在不同的应用和实际性能可能会随时间而变化。所有的操作参数，
包括“典型”必须为每个客户的客户应用的技术专家进行验证。摩托罗拉并没有传达在其专利的任何许可
权，也没有他人的权利。摩托罗拉产品不是设计，意，或授权用作系统组件用于外科植入
进入人体，或用于支持或维持生命，或任何其他应用程序中，摩托罗拉的产品的故障可能造成其他应用程序
情况下的人身伤害或死亡的发生。如果买方购买或使用摩托罗拉产品的任何意外或未经授权的应用程序，
买方应赔偿并持有摩托罗拉和它的科幻核证减排量，员工，子公司， AF连接liates和分销商对所有索赔，费用，损失，
费用，所产生的直接或间接的人身伤害或死亡等意外或相关的任何索赔合理的律师费
未经授权的使用，即使此类索赔称，摩托罗拉在部件设计或制造疏忽造成的。摩托罗拉
注册
摩托罗拉公司的商标。摩托罗拉公司是一个平等机会/ AF连接rmative行动雇主。
如何找到我们：
美国/欧洲/点未列出：
摩托罗拉文学分布;
P.O. 20912盒;凤凰城，亚利桑那州85036. 1-800-441-2447或602-303-5454
M传真：
RMFAX0@email.sps.mot.com - 按键602-244-6609
互联网：
http://Design-NET.com
日本：
日本摩托罗拉有限公司;巽SPD- JLDC ， 6F西武Butsuryu中心，
3-14-2巽江东区，东京135 ，日本。 03-81-3521-8315
亚洲/太平洋网络C：
摩托罗拉半导体H.K.有限公司; 8B太平工业园，
51汀角路，大埔，新界，香港。 852-26629298
摩托罗拉CMOS逻辑数据
*MC14555B/D*
MC14555B MC14556B
MC14555B/D
5
摩托罗拉
半导体技术资料
订购此文件
由MC145554 / D
PCM编码解码滤波器
该MC145554 ， MC145557 ， MC145564和MC145567都是每通道
PCM编解码器，过滤器。这些设备进行语音数字化，
重建以及带限和平滑所需PCM
系统。它们被设计在同步和异步操作
应用程序和包含一个片上精密电压基准。该
MC145554 （沐法）和MC145557 （ A律）是通用设备
这是16引脚封装。该MC145564 （沐法）和MC145567
（ A律） ，采用20引脚封装，增加模拟环回的能力，
推挽式功率放大器增益可调。
这些设备有一个输入的运算放大器，它的输出是输入
到编码器部分。编码器部分立即低通滤波器的
具有活性的R -C滤波器的模拟信号，以消除非常高频噪声
从被调制下至通带通过的开关电容滤波器。
从活性的R -C滤波器，所述模拟信号转换成差分信号。
从这一点来说，所有的模拟信号处理的差异进行。这使得
的模拟信号的处理是两次通过一个允许的振幅
单端设计，从而降低了噪音的意义既
倒置和非反相的信号路径。这个差的另一个优点
设计是，噪声通过电源注入是一个共模信号
已被取消时，反相和非反相的信号被重新组合。
这极大地提高了电源抑制比。
差分转换器之后，一个差分开关电容滤波器频带
通过从200赫兹到3400赫兹的模拟信号的信号被数字化之前
由差分压缩的A / D转换器。
该解码器接收PCM数据，并使用差分D / A扩展它
转换器。在D / A的输出是低通滤波，在3400赫兹和氮化硅/ X的
由差补偿开关电容滤波器。然后该信号被滤波
通过活性的R- C滤波器，以消除带外的交换的能量
电容滤波。
这些PCM编解码器，过滤器都接受长期帧和短帧行业
标准时钟格式。他们还保持与摩托罗拉的家人兼容性
的TSACs和MC3419 / MC34120 SLIC产品。
该MC145554 / 57 / 67分之64系列PCM编解码器，过滤器采用CMOS因
其可靠的低功耗性能，并为复杂成熟的能力
模拟/数字VLSI功能。
MC145554/57
（ 16引脚封装）
全差分模拟电路设计的低噪声
性能指定的扩展级温度范围 - 40至+ 85°C
传输带通和接收低通滤波器片
活跃的R- C预过滤和后过滤
μ律压扩MC145554
A- law压扩MC145557
片内精密参考电压（ 2.5 V ）
40毫瓦， 1.0毫瓦功率下的典型功耗
±
5 V
MC145564/67
（ 20引脚封装） - 所有MC145554 / 57加的特点：
μ律压扩MC145564
A- law压扩MC145567
推挽功率驱动器，外置增益调整
模拟环回
MC145554
MC145557
MC145564
MC145567
L结尾
陶瓷封装
CASE 620
MC145554/57
P后缀
塑料DIP
CASE 648
MC145554/57
DW后缀
SOG套餐
CASE 751G
MC145554/57
16
1
16
1
16
1
20
1
L结尾
陶瓷封装
CASE 732
MC145564/67
20
1
P后缀
塑料DIP
CASE 738
MC145564/67
DW后缀
SOG套餐
CASE 751D
MC145564/67
20
1
REV 1
9/95 （替代ADI1517 ）
摩托罗拉公司1995年
摩托罗拉
MC145554MC145557MC145564MC145567
1
引脚分配
MC145554 ， MC145557
VBB
GNDA
VFRO
VCC
FSR
DR
BCLKR / CLKSEL
MCLKR / PDN
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
VFXI +
VFXI -
GSX
TSX
FSX
DX
BCLKX
MCLKX
MC145564 ， MC145567
VPO +
GNDA
VPO -
VPI
VFRO
VCC
FSR
DR
BCLKR / CLKSEL
MCLKR / PDN
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
VBB
VFXI +
VFXI -
GSX
LB琼脂
TSX
FSX
DX
BCLKX
MCLKX
功能框图
MCLKR / BCLKR /
PDN
CLKSEL
GSX
LB琼脂
*
VCC
GNDA VBB
FSX
FSR MCLKX BCLKX
VFXI -
VFXI +
–
+
RC有源
LOW- PASS
滤波器
5极SC
LOW- PASS
滤波器
3–POLE
高通
和S / H
COMP
内部排序
与控制
TSX
VPO +
*
–1
带隙
电压
REF
–
4
RDAC
华助会
8
特区
REG
发送
移
REG
DX
VPO -
*
4
+
MUX
接受
移
REG
VPI
*
RC有源
LOW- PASS
滤波器
5极SC
LOW- PASS
滤波器
8
S / H
接受
LATCH
DR
VFRO
* MC145564 MC145567和唯一的。
MC145554MC145557MC145564MC145567
2
摩托罗拉
设备描述
编解码器 - 过滤器，用于数字化和重构
人的声音。这些器件主要用于开发
电话网，以促进语音转换和反式
使命。一旦语音被数字化，它可通过切换
数字切换方法或传输距离长（ T1 ，
微波，卫星等） ，而不会降低。名字
编解码器是从“编码器” （用于A / D用于digi-的缩写
tize声音）和“译码器”（用于在D / A用于reconstruct-
ING的声音） 。编解码器是两者兼具的A / D一台设备
和D / A转换。
数字化语音可理解需要一个信号对失真
的大约30dB以上的大约40分贝动态范围的比例。
这可以用一个线性13位A / D和D / A ，
但将远远超过所需要的信号与失真率在
振幅大于低于峰值振幅40分贝。
这多余的性能，每SAM-牺牲数据
PLE 。数据缩减的方法是通过实现的COM
按13位线性方案来扩8位
计划。有使用两种压扩方案：
沐-255法特别是在北美和A律
特别是在欧洲。这些扩计划是
接受世界各地。这些扩方案遵循
分段或“分段线性”曲线格式化为符号位，
3弦位和4位的步骤。对于给定的弦，六声道的所有
步骤青少年具有相同的电压的加权。作为
的模拟输入电压的增加，这四个步骤的比特增量
换货并进行三个和弦位，递增。
当弦位递增，步位的两倍
电压的权重。这导致6的有效分辨率
在整个42 dB动态比特（符号+和弦+四步位）
范围（ 7和弦大于零，由每和弦6分贝） 。
表3和表4示出了线性量化电平为PCM
也就是说两个扩计划。
在采样环境中，奈奎斯特理论认为，以
正确采样的连续信号时，它必须在一个采样
频率高于两倍的信号的最高频率较高
组件。声音中包含上述3千赫的频谱能量，但
它的缺失是不损害可懂度。以减少
数字数据速率，这是正比于采样速率，一个
8 kHz采样率获得通过，具有频带 - 一致
宽度为3千赫。此采样需要一个低通滤波器，以
从扭曲限制上述3千赫的高频能量
带内的信号。电话线也受
50/60 Hz电源线耦合，它必须从衰减
由A / D转换器之前的高通滤波器的信号。
在D / A处理重建的楼梯版本
所需的带内信号，其具有在 - 的光谱图像
带信号调制的有关样本的频率和其
谐波。这些光谱图像，称为别名康波
堂费，需要进行衰减，以获得所需的信号。
低通滤波器用来衰减这些混叠康波
堂费通常被称为重建或平滑滤波器。
该MC145554 / 57 / 67分之64 PCM编解码器，过滤器有
编解码器，无论是presampling和重构滤波器，和一个
片上精密电压基准，以及无需外部
组件。
数字
引脚说明
FSR
接收帧同步
这是一个8千赫启用必须是同步的
BCLK R.继升FS 边，一个在串行PCM码字
DR的时钟由BCLK R插入接收数据寄存器。 FS
同时启动对以前的PCM字解码。在AB-
FS的X中，将FS - [R脉冲的长度的SENCE ，可判定
矿井是否I / O符合短帧同步或
长帧同步约定。
DR
接收数字数据输入
BCLKR / CLKSEL
接收数据时钟和主时钟频率
选择器
如果该输入是一个时钟，它必须是128千赫之间
4.096兆赫，和同步FSR 。在同步
应用该引脚可在一个恒定的水平持有;然后
BCLKX被用作数据时钟为发送和
接收端，并且该引脚选择的假设频率
主时钟（见表1中
功能说明） 。
MCLKR / PDN
接收主时钟和关断控制
因为在这些所使用的共享DAC架构
设备中，只有一个主时钟是必需的。只要是FSX
时钟， MCLK X被用于导出所有的内部时钟，并且
MCLK R / PDN引脚只用作断电控制。如果
MCLK R / PDN引脚保持低电平或时钟源（以及至少一个
的帧同步信号的存在） ，所述部分被加电。如果这
引脚为高电平时，器件掉电。如果FS X不存在
但FS R的时钟依旧，器件进入接收半
渠道模式， MCLK R（如果时钟）产生
内部时钟。
MCLKX
传输主时钟
这个时钟用于产生内部时钟的时序;
它必须是1.536兆赫， 1.544兆赫，或2.048兆赫。
BCLKX
数据传输时钟
BCLK的X可为128千赫和之间的任何频率
4.096兆赫，但它应该是同步的MCLKX 。
DX
传输数字数据输出
这个输出是由FS X和BCLKX到输出受控
PCM数据字;否则该引脚处于高阻抗
状态。
FSX
发送帧同步
这是一个8千赫启用必须是同步的
BCLK X的上升FS X缘发起的传输
摩托罗拉
MC145554MC145557MC145564MC145567
3
串行PCM字，由BCLK X主频，输出D X.如果FS X的
脉冲高电平的时间超过8 BCLK X时期， DX和
TS X输出将保持在一个低阻抗状态，直到FS X
被拉低。在FS X脉冲的长度被用来确定
矿井是否发送和接收数字I / O ，符合
短帧同步或长帧同步conven-
化。
TSX
发送时隙指标
这是一个开漏输出变低的时候
DX输出处于低阻抗状态（即传输过程中
当PCM字正被输出）为烯麻省理工学院时隙
abling一个PCM总线驱动程序。
LB琼脂
模拟环回控制输入（ MC145564 / 67只）
当高举，该引脚会导致发送的输入
RC有源滤波器可以从GSX断开并连接
到VPO +模拟环回测试。该引脚保持低电平的
正常操作。
类似物
GSX
增益设置发送
的发射这种输出增益调整运营amplifi-
器内部连接到的编码器部分
装置。它必须在与VFXI-和VFXI一起使用+
可设置发送增益的最大信号幅度
2.5 V峰值。这个输出可以驱动600
加载至2.5 V峰值。
VFXI-
声频发送输入（反相）
这是发射的反相输入端的增益调整
运算放大器。
VFXI +
声频输入发送
（非反相）
这是发送的非反相输入端的增益调整
运算放大器。
VFRO
声频接收输出
该接收模拟输出能够驱动600
加载至2.5 V峰值。
VPI
电压电源输入（ MC145564 / 67只）
这是反相输入端与第一接收功率扩增
费里。两个接收功率放大器可以关
减少此输入连接到VBB 。
VPO-
电压输出功率（倒） （ MC145564 / 67只）
接收推挽功率扩增的这种反向输出
fiers可以驱动300
3.3 V峰值。
VPO +
电压功率输出（非反相）
（ MC145554 / 67只）
该非反相的接收推挽功率的输出
对放大器可驱动300
3.3 V峰值。
电源
GNDA
模拟地
这个终端是所有信号的参考电平，无论模拟
登录和数字。它是0V。
VCC
正电源。
VCC通常为5 V.
VBB
负电源
VBB一般 - 5 V.
功能说明
模拟接口和信号路径
这些编解码器 - 过滤器的发送部分包括一个低
能够驱动600的噪声增益设定放大器
负载。
它的输出被馈送到一个三极的抗混叠的预过滤器。这
预过滤器包括一个二极巴特沃斯有源低
低通滤波器，以及一个单一的被动杆。该预过滤器是跟着
由一个单端至差分转换器，是lowed
时钟频率是256kHz 。所有后续的模拟处理泌尿道感染
lizes全差分电路。接下来的部分是全昼夜温差
髓鞘，五极开关电容器低通滤波器，用
3.4千赫频带。此过滤器后是一个3极开关钙
pacitor具有约一个截止频率的高通滤波器
200赫兹。此高通阶段具有传输零点的直流
这消除了任何直流从模拟输入或从未来
在前面的滤波器累计运算放大器的偏移
之三阶段。高通滤波器的最后一级是一个自动
归零采样和保持放大器。
一个带隙电压基准发生器和数字 -
模转换器（ DAC），由发送共享和
接收部分。在自动调零，开关电容频带 -
隙基准电压源产生精确的正，负为参考
干扰电压是独立于温度和
电源电压。二进制加权电容阵列
（华助）形成的压扩结构的和弦，而
电阻串（ RDAC ）实现中的线性步骤
每个和弦。编码过程使用的DAC ，电压
参考，并一帧接一帧的自动调零比较器，以
实行逐次逼近转换algo-
rithm 。所有涉及的数据CON-模拟电路的
版本 - 电压基准， RDAC ，华助会，并
比较器 - 都与一个差动architec-实施
真实存在。
所述接收部分包括：将DAC如上所述，一个
采样保持放大器，一个五极3400Hz的切换
电容器的低通滤波器具有的SiN x / X的校正，和一个双
极活性平滑滤波器，以减小频谱的COM
开关电容滤波器的元件。的输出
平滑滤波器是一个功率放大器，能够驾驶
a 600
负载。的MC145564和MC145567添加对
被连接在推挽式组态功率放大器
口粮;两个外部电阻器设定两者的增益
MC145554MC145557MC145564MC145567
4
摩托罗拉
互补输出。所述第二放大器的输出端
可以在内部连接到发射器的输入反
通过将LB琼脂引脚为高电平混叠滤波器。电源上午
plifiers可以驱动300不平衡
负载或平衡
600
负荷;它们可以被断电独立的
通过捆绑的VPI引脚连接到VBB休息的芯片。
钟表大师
由于编解码器的滤波器的设计有单个DAC architec-
TURE ，只有一个主时钟使用。在正常操作中（既
帧同步时钟），则MCLKX作为主
时钟，无论MCLKR / PDN引脚是否超频
或低。同样如此，如果部件是在发射半通道
模式（时钟FSX ， FSR保持低电平） 。但是，如果编码解码器滤波器是
在接收半通道模式，与FSR时钟和FSX
保持为低， MCLKR用于内部主时钟，如果它是
时钟;如果MCLKR低，那么MCLKX仍用于
内部主时钟。由于只有一个主时钟是
在任何给定的时间使用时，它们不必是同步的。
主时钟频率必须是1.536兆赫，
1.544兆赫，或2.048兆赫。频率的codec-
过滤预期取决于部件是否是穆律或
一个A -法的一部分，并在BCLKR / CLKSEL引脚的状态。
可允许的选项显示在表1中。当一水平
（而不是一个时钟）提供了一种用于BCLKR / CLKSEL ， BCLKX
被用作比特时钟对发送和接收。
表1.主时钟频率的测定
主时钟频率预期
BCLKR / CLKSEL
时钟，1或打开
0
MC145554/64
1.536兆赫
1.544兆赫
2.048兆赫
MC145557/67
2.048兆赫
1.536兆赫
1.544兆赫
其余的PCM码字的7位。对D X和TS X输出
却将返回到一个高阻抗状态上的下降沿
第八个比特时钟或FS X的下降沿，取
谈到以后。接收PCM字同步，D R上
8个下降BCLK 边缘以下的FSR上升沿。
对于短帧同步操作时，帧同步脉冲
必须是一个位时钟周期长。在第一个BCLK X上升
边之后BCLK X的下降沿已锁存的FS X高，
DX和TS X输出使能，符号位为压力
对BCLK X时钟ented对D-十，未来七年上升沿
出PCM字的其余7比特;在第八
BCLK X下降沿， DX和TS X输出返回到高
阻抗状态。关于第二个下降沿BCLK 边缘后续
荷兰国际集团的FS 上升沿，将接收到的符号位被移入
R.未来七年BCLK 下降沿时钟的重新
maining接收PCM字的7位。
表2示出了发射和重新的编码格式
人为对象PCM字。
半通道模式
除了正常的全双工操作模式中，这些
编解码器，过滤器可于发工作，并接受半
信道模式。发送半通道模式是由输入
拿着FS 低。在VF R 0输出到模拟地
但仍处于低阻抗状态（以便于混合动力
接口） ;于，D R的PCM数据将被忽略。控股FS X低，而
时钟FSR在接收半通道把这些设备
模式。在这种状态下，传动输入运算放大器
继续工作，但发送电路的其余部分是
禁用;对D X和TS X输出保持在一个高阻抗
ANCE状态。 MCLK R被用作内部主时钟，如果它是
时钟。如果MCLK R为不定时，然后MCLK X被用于
内部主时钟，但在这种情况下，它应该被同步
异步的与FS R.如果BCLK R的不打卡， BCLK X会
用于接收数据，就像在全频道operat-
荷兰国际集团模式。在只接收半通道模式，长度
在FS - [R脉冲被用来确定是否短帧
同步或长帧同步时序用于灾难恢复。
掉电
同时持有FS X和FS 低会导致部分进入
掉电状态。掉电发生约
被接收的最后帧同步脉冲之后2毫秒。另一种可供选择
略去的方式把在掉电这些设备是拿
MCLK R / PDN引脚为高电平。当芯片断电时，该
DX ， TS X和GS X输出为高阻时， VF RO ，
VPO-和VPO +运算放大器的偏置与一
涓流电流，从而使它们各自的输出保持稳定
在模拟地。到芯片返回到加电状态，
MCLK的R / PDN必须是低或时钟和所述至少一个
帧同步脉冲必须存在。对D X和TS X输出
将保持在高阻抗状态，直到第二FSX
上电后的脉冲。
帧同步信号和数字I / O
这些编解码器，过滤器可以同时容纳的行业
标准时间格式。长帧同步模式
使用摩托罗拉的MC145500家族的编解码器和所述
UDLT系列数字环路收发器。短帧
同步模式与兼容的IDL （片间的数字链接）
在摩托罗拉的ISDN的家庭，以及其他用于串行格式
公司在其电信设备。这些
编解码器 - 过滤器使用同步的发射帧的长度（FSX ）
以确定的时间格式为发送和接收
除非该部分工作在接收半通道
模式。
在长帧同步模式下，帧同步脉冲
必须至少是3位的时钟周期长。对D X和TS X
输出由FS X和的逻辑与运算使能
BCLK X;当两者都高时，符号位出现在DX
输出。对BCLK X时钟在未来七年上升沿出
表2. PCM数据格式
μ律（ MC145554 / 64 ）
水平
+满量程
+零
=零
=满量程
签位
1
1
0
0
弦位
000
111
111
000
步骤位
0000
1111
1111
0000
签位
1
1
0
0
A律（ MC145557 / 67 ）
弦位
010
101
101
010
步骤位
1010
0101
0101
1010
摩托罗拉
MC145554MC145557MC145564MC145567
5
QQ：2880707522 复制
