摩托罗拉
半导体技术资料
订购此文件
由MC141543 / D
MC141543
先进的监控屏幕
显示
CMOS
该MC141543是设计界面的高性能HCMOS器件
与微控制器单元，以允许彩色符号或字符是
显示在彩色显示器上。片上PLL允许对多系统
操作和自发电的系统定时。它也最大限度地减少了MCU的
负担通过其内置的493字节的RAM 。由存储数据的一个完整的屏幕和
控制信息，该设备具有开展“屏幕刷新”能力
无需MCU的监督。
由于没有字符之间没有空格，特殊图形化的
字符可以通过组合两个或更多字符的块来生成。那里
有三种不同的分辨率，用户可以选择。通过改变该数
每水平行的点到320（ CGA） ， 480（ EGA）或640 （VGA）的，更小的
具有较高分辨率的字符能够容易地实现。
特殊功能，诸如字符接壤或遮蔽，多级
窗，双层高度和宽度的两倍，而可编程垂直长度
字符，也可并入。此外，无论是海量信息
更新也不是非常高的数据传输速率，预计在正常导通
屏幕显示操作和串行协议取代任何实施
并行格式，实现最小的引脚数。
三种可选的分辨率： 320 （ CGA ） ， 480 （ EGA ）或640 （ VGA ）点
每行
第15行× 30列的完全可编程的字符数组
493字节的直接映射，显示RAM架构
内部PLL产生一个宽范围的系统时钟
对于高端显示器应用，最大行频为
110千赫（ 70.4 MHz的点时钟在640模式）
性格可编程垂直高度，以满足多同步
需求
可编程的垂直和水平位置的显示中心
128个字符和图形符号ROM（掩模ROM是可选的）
10 ×16点阵式字符
字符逐个字符颜色选择
四种可选颜色每行A最大
双字符高度和双字节宽度
性格边区或阴影
三个完全可编程的后台窗口与重叠
能力
提供一个时钟输出同步到传入H同步外部
PWM
M_BUS （ IIC ）与地址$ 7A接口
单正5 V电源
MC141543P
P后缀
塑料DIP
CASE 648
订购信息
塑料DIP
引脚分配
VSS （ A）
VCO
RP
VDD （ A）
HFLB
SS
SDA （ MOSI ）
SCL （ SCK ）
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
VSS
R
G
B
FBKG
HTONE /
PWMCK
VFLB
VDD
REV 2
2/97
TN97022700
摩托罗拉1997年公司
摩托罗拉
MC141543
1
绝对最大额定值
电压参考VSS
符号
VDD
VIN
Id
特征
电源电压
输入电压
每个引脚VDD排除漏电流
和Vss
工作温度范围
存储温度范围
价值
- 0.3 + 7.0
VSS - 0.3
VDD + 0.3
25
0到85
- 65至+ 150
单位
V
V
mA
°C
°C
该器件包含电路保护
输入不受损坏，由于高静电压
年龄或电场;然而，它是表示
要采取正常的预防措施，以避免应用
任何电压的系统蒸发散高于最大
额定电压为这个高阻抗电路。
对于正确的操作建议
Vin和Vout的被约束的范围内的VSS
≤
（ VIN或VOUT ）
≤
VDD 。未使用的输入必须始终
被捆绑到一个适当的逻辑电压电平（例如
VSS或VDD ） 。未使用的输出必须保持
开。
Ta
TSTG
注：最大额定值超出这可能会损坏设备的价值。
功能操作应限制在电气Characteris-极限
抽动表或引脚说明部分。
AC电气特性
（ VDD = VDD （A ） = 5.0 V ， VSS = VSS （A ） = 0 V ， TA = 25 ℃，电压参考VSS ）
符号
特征
输出信号（ R，G ，B ， FBKG和HTONE / PWMCK ） C负载= 30 pF的，看
图1
上升时间
下降时间
HFLB输入频率
民
典型值
最大
单位
tr
tf
fHFLB
—
—
—
—
—
—
6
6
110
ns
ns
千赫
DC特性
VDD = VDD （A）= 5.0 V
±
10 ％ ， VSS = VSS （A）= 0 V ， TA = 25 ℃，电压参考VSS
符号
VOH
VOL
高电平输出电压
IOUT = - 5毫安
低电平输出电压
IOUT = 5毫安
数字输入电压（不包括SDA和SCL ）
逻辑低
逻辑高
引脚SDA和SCL在SPI模式输入电压
逻辑低
逻辑高
引脚SDA和SCL的M_BUS模输入电压
逻辑低
逻辑高
高Z漏电流（R， G，B和FBKG ）
输入电流（不包括RP ， VCO ，R ，G ，B ， FBKG和
HTONE / PWMCK ）
电源电流（在任何输出空载）
特征
民
VDD - 0.8
—
典型值
—
—
最大
—
VSS + 0.4
单位
V
V
VIL
VIH
VIL
VIH
VIL
VIH
III
III
国际直拨电话
—
0.7 VDD
—
0.7 VDD
—
0.7 VDD
– 10
– 10
—
—
—
—
—
—
—
—
—
—
0.3的Vdd
—
0.3的Vdd
—
0.3的Vdd
—
+ 10
+ 10
+ 15
V
V
V
V
V
V
A
A
mA
90%
10%
tf
10%
tr
90%
图1.开关特性
摩托罗拉
MC141543
3
引脚说明
VSS （ A） （引脚1 ）
该引脚提供信号接地到PLL电路。
模拟地面PLL操作从数字分离
地获得最佳性能。
VCO （引脚2）
2脚是控制电压输入来调节内部振荡
荡器的频率。查看应用程序框图的应用
用化价值。
RP （引脚3 ）
外部RC网络，用于偏置内部压控振荡器
谐振在特定点的频率。的最大电压
3脚不应超过3.5 V ，在任何条件。见
应用框图所使用的应用价值。
VDD （ A） （引脚4 ）
4脚为正5 V电源的PLL电路。模拟pow-
ER的PLL从数字电源分开最佳perfor-
曼斯。
HFLB （引脚5 ）
该引脚为负极性水平同步
脉冲信号进行相位锁定的内部系统时钟gener-
通过芯片上的VCO电路ated 。
SS （引脚6 ）
这个输入引脚为SPI串行接口的一部分。一个活跃
由主设备产生的低信号使这个奴隶
设备接受数据。该引脚应拉高到termi-
奈特SPI通信。如果M_BUS被用作
串行接口，该引脚应连接到VDD或VSS 。
SDA （ MOSI ） （引脚7 ）
数据和控制消息被发送到本
从通过两个串行总线系统中的一个主MCU芯片。
无论使用哪种协议，该导线被配置为单方向
方面的资料线。这两个协议（详细说明
在M_BUS和SPI部分将要讨论的） 。
SCL （ SCK ） （引脚8 ）
从发送机的单独的同步时钟输入
需要两种协议。数据被读出在上升沿
每个时钟信号。
VDD （引脚9 ）
这是电源引脚用于芯片的数字逻辑。
VFLB （引脚10 ）
到引脚5类似，该引脚输入负极性的垂直
同步信号脉冲。
HTONE / PWMCK （引脚11 ）
这是一个复用的引脚。当PWMCK_EN位
清除后，上电或由MCU ，该引脚为HTONE
并且输出窗口中逻辑高时除外
正被显示的图形或字符。它用于向低
器外部的R， G，B的放大器的增益，实现了
透明窗口效果。如果PWMCK_EN位被设置为
1 ，通过M_BUS或SPI ，此引脚变为一个模式，依赖新生
凹痕时钟输出用50/50的占空比和同步
与在引脚5的输入水平同步信号
频率取决于在其中AMOSD是模式
当前正在运行。在不同的分辨率而准确频率
lution模式在表1中描述。
表1的PWM频率CLK
MC141543
4
决议
320点/行
480点/行
640点/行
频率
32×铪
48个铪
64×铪
占空比
50/50
50/50
50/50
注：铪是在引脚5的输入H同步的频率。
通常情况下，该时钟被馈送到一个外部脉冲宽度MOD-
ulation模块作为时钟源。因为同步的中
PWM时钟和H同步，与nization更好
在PWM控制功能，性能可
实现的。
FBKG （引脚12 ）
该引脚输出高电平，同时显示的字符或
当在帧中的控制寄存器中的FBKGC位是窗
为0，并输出一个逻辑高而只显示字符
当FBKGC位为1，则默认为高阻抗
状态上电后，或者当没有输出。外部
10 kΩ电阻拉低建议避免水平瓶酒
岭大战引起的手效应当没有输出。
B，G ，R （引脚13,14,15 ）
AMOSD彩色输出为TTL电平RGB到主机显示器。
这三个信号是高态有效输出引脚，在一个
高阻抗状态时AMOSD被禁用。
VSS （引脚16 ）
这是接地引脚用于芯片的数字逻辑。
摩托罗拉
系统说明
MC141543是一个全屏幕的内存架构。刷新
通过内置的电路显示一个屏面后进行
播放数据通过串行总线被加载。只
变化的显示数据需要输入之后。
串行数据，其中包括屏幕的映射地址，显示
播放信息，和控制消息，通过发送
两个串行总线之一： M_BUS或SPI （掩膜选项） 。
这两组总线的被多路复用到一个单一的组
电线。标准件提供M_BUS传输。
从串行端口接收和存储的数据
内存管理电路。行的数据存储在一个行
缓冲区显示，令人耳目一新。在此储存和再
trieving周期，总线仲裁逻辑巡逻的内部交通
以确保没有崩溃较慢seri-之间发生
人总线接收器和快“屏幕刷新”电路。后
全画面显示的数据通过的一个接收的
串行通信接口，链路可以，如果被终止
不需要显示的变化。
该框图的下半部分包含了硬
器的功能对于整个系统。它执行所有的
AMOSD功能，如可编程的垂直长度
（从16行到63行） ，显示时钟产生（这是
相位锁定在输入水平同步信号在引脚5
HFLB ） ，接壤或阴影，以及多个窗口。
SDA
芯片地址
确认
数据字节
确认
SCL
1
2–7 8
9
停止条件
启动条件
图2. M_BUS格式
数据发送格式
后的正确识别由该接收装置，一个
任意长度的数据列被从主设备发送。
有选自（a ）至（c ），为表示3的传输格式
下文。在每个序列中的数据串组成的行的AD-
裙（R），列地址（C）和显示信息（ I）中，作为
在图3中示出在格式（ a）中，显示信息数据
前面必须有相应的行地址和
列地址。此格式是特别适合于updat-
荷兰国际集团少量不同行之间的数据。不过，
如果当前的信息字节具有相同的行地址作为
所述一个之前，格式（b）的建议。
通信协议
M_BUS串行通信
这是一个双线串行通信链路，它完全
与IIC总线系统兼容。它由SDA的双
双向数据线和一个SCL时钟输入线。数据被发送
从发射机（主），以通过SDA接收器（从）
线，并且与在SCL与发射机时钟同步的
线在接收端。的最大数据速率被限制为
100 kbps和默认的芯片地址为$ 7A 。
操作步骤
图2示出了M_BUS传输格式。中，主机
器通过产生一个开始发起传输程序
条件后跟一个从地址字节。一旦AD-
衣服是正确的识别，从机将用一个应答响应
由第九拉低SDA线为低信号的知识
SCL时钟。每个数据字节后面必须为8位
长，加上应答位，共9位。 AP-
propriate行和列地址信息和显示
数据可以在这三个中的一个顺序地被下载
传输格式中所描述的
数据传输
格式
部分。在任何acknowlege或完井的情况下，
数据传输，主器件会产生一个停止条件
以终止该传输例程。注意， OSD_EN
位必须设置所有的显示信息发送后，
为了激活MC141543的AMOSD电路，使得
可以显示所接收的信息。
对于需要大规模的全屏模式变化
信息的更新，或在上电期间，大部分的行和
的是（a ）或（b ）的格式将是consec-列地址
utive 。因此，更有效的数据传输格式（三）
应适用。这将起始行和协作的RAM
UMN地址只有一次，然后把所有后续
数据作为显示信息。的行和列地址
在内部将被自动递增为每个显示
从起始位置的信息数据。
数据传输的格式是：
（一）R - > - 我> - >的R - > - 我> - > 。 。 。 。 。 。 。 。 。
（二）R - > - 我> - > - 我> - > - >一。 。 。 。 。 。
（三）R - > - 我> - >我 - 我> - > 。 。 。 。 。 。 。 。 。 。 。 。 。
为了区分的行和列地址时，变压器
从主理想用于数据的MSB （最显著位）被置位，
如在图4中： “1”表示行和“0”列AD-
装扮。此外，为了区分列地址BE-
吐温格式（一），（ b）和（ c）中，该柱的第六位
地址被设置为'1'，其表示格式（c）中，“0”为
格式（ a）或（ b）中。然而，存在关于使用某些限制
混合格式的单个传输中。它是允许的
以改变从（a）至（b）该格式，或由（a）至（ c）中，或从
（b）至（ a）中，而不是从（三）返回到（ a）或（ b）中。
摩托罗拉
ROW ADDR
COL ADDR
信息
图3.数据包
MC141543
5
QQ：2880707522 复制
