添加收藏夹  设为首页  深圳服务热线:13692101218  13751165337
51电子网联系电话:13692101218
位置:首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第593页 > MC100LVEP17
为什么我们需要时钟管理?
你能想象的混乱在我们的世界,如果我们的时钟或
手表不同步为格林尼治标准时间?
如何将如期火车,公共汽车和飞机运行?
短剧
经度
一个人谁做的故事
通过发明的一项重大技术突破
精确的时钟,可以对帆船进行这样
导航仪可以准确地计算经度和认识
保罗·亨特:编制
安森美半导体
时钟管理设计
使用低偏移和低
抖动设备
TND301
2001年6月 - 修订版0
半导体元件工业有限责任公司, 2001年
1
如船舶位于在任何时刻。前
对此,船舶搁浅,许多人失去了生命,由于
到导航错误。尽管存在固定时区
差异在世界各地,所有的时钟必须同意
秒的小数部分为文明有序的工作范围内
并没有混乱。时钟精度是最1
在我们的世界上有重要的科学技术的今天。
技术说明
http://onsemi.com
出版订单号:
TND301/D
TND301
典型的时钟管理系统
的电子系统的时钟管理(参见图1)
依赖于非常精确的计时。一个设计良好的
时钟管理计划开始于一个精确的时钟
发电机这是标准的主时钟或标准时间。
主时钟传递到时钟分配电路
其中“扇出”多钟在整个系统中,并
激活CPU的单个事件,化ASIC ,FPGA和
内存。所有事件都将同步到主时钟和
需要精确的装置来产生和分发的时钟。
准确的设备被描述为那些具有低抖动和
低偏移。抖动是在上升或位置的不确定性
落入信号的边缘(见图2) 。抖动可以是无规
时钟发生器
时钟
分配
或确定性。抖动是所谓的主相位噪声
时钟并且随着它通过每个设备通过。噪音
从电源之间的串扰信号也加
到的总抖动。抖动可被测量作为峰 - 峰或
RMS皮秒。
歪斜是一个时间的时钟,因为他们的旅行偏移
在整个系统中(参见图3) 。歪斜是指
占空比歪斜,内装置歪斜,或设备到设备
歪斜。歪斜降低通过调节信号的延迟
在系统内。它类似的传播延迟,并
在皮秒测量。
抖动对时钟的较大值和倾斜降低
一个系统的最大工作频率。
飞机
另外
时钟
分配
CPU的
主时钟
ASIC的
时钟延迟,
司和
翻译
PLL
(锁相环)
水晶
FPGA的
内存
图1.典型的时钟管理系统
抖动
抖动是由多种因素引起,包括电源噪声,信号的不确定性
串扰和器件物理。
图2.抖动
OUT1
OUT2
SKEW
歪斜是由多种因素引起,包括physi-输出之间的一个固定的差
校准布置,设备的工艺变化和不平衡负载条件。
图3.斜
http://onsemi.com
2
TND301
时钟管理公路
时钟管理被包括在电子系统
包含背板(参见图4) 。背板是
物理公路的时钟。它们是多层印刷
电路板是在卡上笼的背面,有
连接器,每个电路卡插入。的设计
背板是对时钟的性能非常关键
管理系统。许多因素必须考虑
一个良好的背板设计。
该时钟发生器通常是在电路卡
时钟分配电路。时钟分配
整个背板上的卡,每个卡可能
然后重新分配,延迟,鸿沟,并将这些时钟
信号。
背板嘈杂由于大量的电子
信号流量。标准接头也是一个一个问题
背板,因为它们不提供一个良好的过渡由于
阻抗不匹配。大多数连接器不提供
差分信号的能力,并没有提供足够的
接地引脚用于消除串扰。背板容易
减速信号,因为它们具有多个层,其
加电容和延迟。
时钟管理系统时钟分布在以上超和微型计算机底板,
通信设备,如交换机,SONET / SDH系统中, ATM和预先测试设备。
底板的图4实施例
http://onsemi.com
3
TND301
积木
时钟发生器
该时钟发生器采用锁相环( PLL )一期
电路产生主时钟(见图5) 。晶体
振荡器电路产生一个低相位噪声信号,该信号
由相位检测器接收。相位检测器比较
晶体振荡器的与分频,由输出相
N计数器。如果这两个阶段都是相同的,该电路是在锁
并从相位检测器输出小脉冲被平均
由环路滤波器。该环路滤波器输出一个电压施加到
VCO定义主时钟频率。除法
水晶
振荡器
电路
由N计数器可以被编程,以增加或减少
主时钟频率。主时钟等于
晶体振荡器频率的值乘以N.这就是为什么
锁相环有时被称为一个倍频器。锁相环是一个
反馈电路;如果主时钟开始渐行渐远时,
移的相位将被相位检测来发现
鉴相器将生成更宽的输出脉冲,
由环路滤波器和这个新的值将被平均
该VCO推回正确的方向前进。
时钟
探测器
MC100EP40
MC100EP140
环路滤波器
VCO
压控
振荡器
MC100EL1648
除以N个
MC100EP32
MC100EP33
MC100LVEP34
MC100EP139
MC100EP016
控制输入
NBC12429
NBC12430
图5.时钟发生器采用锁相环电路
1
时钟分配
时钟分配电路接收一个差
输入“扇出”以最小的歪斜多路输出
(参见图6)。
2
1
N
图6.时钟分配使用1 :N
时钟驱动器电路
1:2
MC100EL11
MC100LVEL11
MC100EP11
MC100LVEP11
双1 : 3
MC100EL13
MC100LVEL13
1:4
MC100EL15
1:5
MC100EL14
MC100LVEL14
MC100EP14
MC100LVEP14
双1 : 5
MC100LVEP210
1:6
MC100E211
1:10
MC100LVEP111
1:15
MC100LVE222
http://onsemi.com
4
TND301
延迟线
可编程输入
短线
1
延迟线
设备
MC100EP195
MC100EP196
延迟线用于同步时钟的旅行
时钟管理系统内不同距离
(参见图7)。这是很难在卡笼底板
使用相同的长度分布的所有时钟电路全部
线。该卡在卡槽的位置使这
不可能的。在一个大的同步时钟单程
系统是使用延迟线电路。信号进入的
设备和被延迟了由一个确定的量
可编程输入。此可编程的输入可以是一个
平行单词和/或一个单一的模拟电压输入。
1
排长队
N
时钟延时图7例
除以2
MC100EP195
MC100LVEP34
MC100EP139
MC100EP016
除以2
MC100EP33
MC100LVEP34
MC100EP139
MC100EP016
除以2
MC100LVEP34
MC100EP016
时钟分频器
时钟分频器被要求减少的频率
一个系统内的某些时钟。
钟师图8.示例
http://onsemi.com
5
查看更多MC100LVEP17PDF信息
推荐型号
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    QQ: 点击这里给我发消息 QQ:2880707522 复制 点击这里给我发消息 QQ:2369405325 复制

    电话:0755-82780082
    联系人:杨小姐
    地址:深圳市福田区振兴路156号上步工业区405栋3层

    MC100LVEP17
    -
    -
    -
    -
    终端采购配单精选

查询更多MC100LVEP17供应信息

深圳市碧威特网络技术有限公司
 复制成功!