飞思卡尔半导体公司
技术参数
MC100ES6210
REV 3 ， 02/2005
低电压2.5 / 3.3 V差分
ECL / PECL / HSTL扇出缓冲器
该MC100ES6210是一个双极型单片差分时钟扇出缓冲器。
专为要求最苛刻的时钟分配系统，该MC100ES6210
支持需要分配精确对准不同的应用
差分时钟信号。采用SiGe技术和全差分
体系结构，该器件具有非常低的时钟歪斜输出和卓越的数字
信号特征。目标应用此时钟驱动器是高性能
在计算，网络和电信系统的时钟分配。
特点
双1 ： 5差分时钟分配
30 ps的最大设备倾斜
全差分结构，从输入到输出的全部
SiGe技术支持接近零的输出偏移
支持DC到时钟或数据信号的3 GHz的操作
ECL / PECL兼容差分时钟输出
ECL / PECL兼容差分时钟输入
单一3.3 V ，
–
3.3 V ， 2.5 V或
–
2.5 V电源
标准的32引脚LQFP封装
工业温度范围
引脚和功能兼容的MC100EP210
32引脚无铅封装
MC100ES6210
低电压双
1 ： 5差分PECL / ECL / HSTL
时钟扇出缓冲器
FA后缀
32引脚LQFP封装
CASE 873A -03
AC后缀
32引脚LQFP封装
无铅封装
CASE 873A -03
功能说明
该MC100ES6210是专为低偏移时钟分配系统，支持时钟频率高达3 GHz 。该
装置由两个独立的1：5时钟扇出缓冲器。每个扇出缓冲器的输入信号被分配至五个相同，
差分ECL / PECL输出。既CLKA和CLKB输入可以由ECL / PECL兼容的信号来驱动。
如果V
BB
由一个10 nF电容连接到CLKA或CLKB输入和旁路至GND时， MC100ES6210可以驱动
通过利用V单端ECL / PECL信号
BB
偏压输出。
为了满足该设备的紧密歪斜说明书中，差分输出端对的两个输出应终止，即使
如果只有一个输出被使用。因为不是所有的10的输出时，输出对在同一封装侧的部分的情况下
在该侧被使用应该被终止。
该MC100ES6210可以从一个单一的3.3 V或2.5 V电源供电。至于其他大多数ECL兼容设备时，
MC100ES6210支持正（ PECL ）和负极（ ECL）的用品。在其功能和引脚兼容的MC100EP210 。
飞思卡尔半导体公司2005年版权所有。
QA4
QA3
QA3
AQ4
QB0
QB0
QB1
18
V
CC
CLKA
CLKA
QA1
QA1
QA2
QA2
QA3
QA3
QA4
QA4
QB0
QB0
QB1
QB1
QB2
QB2
QB3
QB3
QB4
QB4
24
23
22
21
20
19
QB1
17
16
15
14
QA0
QA0
V
CC
Q2
Q2
Q1
Q1
Q0
Q0
V
CC
25
26
27
28
29
30
31
32
1
2
3
4
5
6
7
8
V
CC
QB2
QB2
QB3
QB3
QB4
QB4
V
CC
V
CC
CLKB
CLKB
MC100ES6210
13
12
11
10
9
CLKA
CLKB
CLKB
北卡罗来纳州
CLKA
V
BB
图1. MC100ES6210逻辑图
表1.引脚配置
针
CLKA ， CLKA
CLKB ， CLKB
QA [ 0-4] ， QA [ 0-4 ]
QB [ 0-4] ， QB [ 0-4 ]
V
EE(1)
V
CC
V
BB
输入
输入
产量
产量
供应
供应
产量
DC
I / O
TYPE
ECL / PECL
ECL / PECL
ECL / PECL
ECL / PECL
图2. 32引脚封装引脚
（ TOP VIEW ）
V
CC
功能
差分参考时钟信号输入（扇出缓冲器A）
差分参考时钟信号输入（扇出缓冲器B）
差分时钟输出（扇出缓冲器A）
差分时钟输出（扇出缓冲器B）
负电源
正电源。所有V
CC
引脚必须连接到正
电源为正确的直流和交流操作。
参考电压输出单端ECL或PECL操作
1.在电化学发光模式（负电源模式），V
EE
要么是-3.3 V或-2.5 V和V
CC
连接到GND （0V） 。在PECL模式（正
供电模式），V
EE
连接到GND （0V）和V
CC
要么是3.3伏或2.5 V.在两种模式中，输入和输出电平是
参照的是最正电源（V
CC
)
表2.绝对最大额定值
(1)
符号
V
CC
V
IN
V
OUT
I
IN
I
OUT
T
S
电源电压
直流输入电压
直流输出电压
DC输入电流
直流输出电流
储存温度
–65
特征
民
–0.3
–0.3
–0.3
最大
3.6
V
CC
+
0.3
V
CC
+
0.3
±20
±50
125
单位
V
V
V
mA
mA
°C
条件
1.绝对最大额定值连续超出其可能会损坏设备的最大值。暴露于这些
条件或条件以外的指示可能器件的可靠性产生不利影响。在绝对最大额定值的功能操作
条件是不是暗示。
MC100ES6210
2
高级时钟驱动器设备
飞思卡尔半导体公司
V
EE
V
BB
表3.一般规格
符号
V
TT
MM
HBM
清洁发展机制
LU
C
IN
θ
JA
特征
输出端接电压
ESD保护（机器型号）
ESD保护（人体模型）
ESD保护（带电器件模型）
闭锁抗扰度
输入电容
热阻结到环境
JESD 51-3 ，单层测试板
200
4.0
83.1
73.3
68.9
63.8
57.4
59.0
54.4
52.5
50.4
47.8
23.0
86.0
75.4
70.9
65.3
59.6
60.6
55.7
53.8
51.5
48.8
26.3
110
200
2000
民
典型值
V
CC
– 2
(1)
最大
单位
V
V
V
V
mA
pF
° C / W
° C / W
° C / W
° C / W
° C / W
° C / W
° C / W
° C / W
° C / W
° C / W
° C / W
°C
输入
自然对流
100英尺/分
200英尺/分钟
400英尺/分钟
800英尺/分钟
自然对流
100英尺/分
200英尺/分钟
400英尺/分钟
800英尺/分钟
MIL- SPEC 883E
方法1012.1
条件
JESD 51-6 ， 2S2P多层电路板测试
θ
JC
T
J
热阻结到外壳
工作结温
(2)
（连续工作）
MTBF = 9.1年
1.输出端接电压V
TT
= 0 V的V
CC
=支持2.5V的工作电压，但该装置的功率消耗也会增加。
2.工作结温影响设备的续航时间。最大连续工作结温应根据被选中
在应用程序的生命时间的要求（参见应用笔记AN1545获取更多信息） 。该装置的AC和DC参数
指定的高达110 ℃的结温，允许在需要的工业温度范围的应用中使用的MC100ES6210 。它
建议MC100ES6210的用户使用热建模分析，以协助将结温
规格到其特殊的应用。
表4. PECL直流特性
(V
CC
= 2.5 V
±
5％或V
CC
= 3.3 V
±
5%, V
EE
= GND ，T
J
= 0 °C到+ 110 ℃）的
符号
特征
差分输入电压
(1)
差分交叉点电压
(2)
输入电流
(1)
民
典型值
最大
单位
条件
时钟输入对CLKA ， CLKA ， CLKB ， CLKB （ PECL差分信号）
V
PP
V
CMR
I
IN
V
OH
V
OL
0.1
1.0
1.3
V
CC
– 0.3
±100
V
V
A
微分运算
微分运算
V
IN
= V
IL
或V
IN
= V
IH
I
OH
= -30毫安
(3)
I
OL
= -5毫安
(3)
PECL时钟输出（ QA0-4 ， QA0-4 ， QB0-4 ， QB0-4 ）
输出高电压
输出低电压
V
CC
= 3.3 V
±
5%
V
CC
= 2.5 V
±
5%
V
CC
–1.2
V
CC
–1.9
V
CC
–1.9
V
CC
–1.005
V
CC
–1.705
V
CC
–1.705
60
V
CC
–1.38
V
CC
–1.26
V
CC
–0.7
V
CC
–1.5
V
CC
–1.3
100
V
CC
–1.14
V
V
电源电流和V
BB
I
EE
V
BB
最大静态电源电流
无输出电流终止
输出参考电压
mA
V
V
EE
针
I
BB
- 0.2毫安
1. V
PP
（直流） ，以维持装置的功能所需要的最小差分输入电压摆幅。
2. V
CMR
（直流）的差分输入信号的交叉点。当交叉点是V内获得功能性操作
CMR
（DC）的
在V范围内的输入摆幅的谎言
PP
（DC）的规范。
3.相当于一个终止50
到V
TT
.
MC100ES6210
高级时钟驱动器设备
飞思卡尔半导体公司
3
表5. ECL直流特性
(V
EE
=
–
2.5 V
±
5％或V
EE
=
–
3.3 V
±
5%, V
CC
= GND ，T
J
= 0 °C到+ 110 ℃）的
符号
特征
差分输入电压
(1)
差分交叉点电压
(2)
输入电流
(1)
民
典型值
最大
单位
条件
时钟输入对CLKA ， CLKA ， CLKB ， CLKB （ ECL差分信号）
V
PP
V
CMR
I
IN
V
OH
V
OL
0.1
V
EE
+ 1.0
1.3
–0.3
±100
V
V
A
微分运算
微分运算
V
IN
= V
IL
或V
IN
= V
IH
I
OH
= -30毫安
(3)
I
OL
= -5毫安
(3)
ECL时钟输出（ QA0-4 ， QA0-4 ， QB0-4 ， QB0-4 ）
输出高电压
输出低电压
V
CC
= 3.3 V
±
5%
V
CC
= 2.5 V
±
5%
–1.2
–1.9
–1.9
–1.005
–1.705
–1.705
–0.7
–1.5
–1.3
V
V
电源电流和V
BB
I
EE
V
BB
最大静态电源电流
无输出电流终止
输出参考电压
–1.38
60
–1.26
100
–1.14
mA
V
V
EE
针
I
BB
- 0.2毫安
1. V
PP
（直流） ，以维持装置的功能所需要的最小差分输入电压摆幅。
2. V
CMR
（直流）的差分输入信号的交叉点。当交叉点是V内获得功能性操作
CMR
（DC）的
在V范围内的输入摆幅的谎言
PP
（DC）的规范。
3.相当于一个终止50
到V
TT
.
MC100ES6210
4
高级时钟驱动器设备
飞思卡尔半导体公司
表6. AC特性
（ ECL ： V
EE
=
–
3.3 V
±
5％或V
EE
=
–
2.5 V
±
5%, V
CC
= GND）或
（ PECL ： V
CC
= 3.3 V
±
5％或V
CC
= 2.5 V
±
5%, V
EE
= GND ，T
J
= 0
°
C至+110
°
C)
(1) (2)
符号
特征
差分输入电压
(3)
（峰 - 峰值）
差分输入电压交叉点
(4)
PECL
ECL
1.2
V
EE
+
1.2
0
175
260
V
CC
– 0.3
–0.3 V
V
V
民
典型值
最大
单位
条件
时钟输入对CLKA ， CLKA ， CLKB ， CLKB （ PECL或ECL差分信号）
V
PP
V
CMR
0.3
0.3
1.3
V
ECL时钟输出（ Q0-9 ， Q0-9 ）
f
CLK
t
PD
V
O（ P-P ）
输入频率
传播延迟
CLKA到QAx或CLKB到QBX
差动输出电压（峰 - 峰值）
f
O
< 1.1 GHz的
f
O
<的2.5 GHz
f
O
< 3.0 GHz的
输出至输出偏移（每行）
输出至输出偏移（部分到部分）
输出周期至周期抖动
输出脉冲偏斜
(5)
输出占空比
输出上升/下降时间
f
REF
< 0.1 GHz的
f
REF
＆ LT ; 1.0 GHz的
49.5
45.0
30
50
50
3000
350
兆赫
ps
迪FF erential
迪FF erential
0.45
0.35
0.20
0.70
0.55
0.35
13
30
175
1
50
50.5
55.0
250
V
V
V
ps
ps
ps
ps
%
%
ps
DC
REF
= 50%
DC
REF
= 50%
20 ％至80％
迪FF erential
迪FF erential
t
SK （ O）
t
SK （PP）的
t
JIT （ CC ）
t
SK （p）的
DC
Q
t
r
, t
f
1. AC特点是设计的目标和悬而未决的表征。
2.交流特点，适用于50个并行输出端接
到V
TT
.
3. V
PP
（ AC）是保持交流特性包括T所需要的最小差分ECL / PECL输入电压摆幅
PD
和
设备到设备的歪斜。
4. V
CMR
交流（AC）是差分ECL / PECL输入信号的交叉点。当交叉点是内得到正常的交流操作
V
CMR
（ AC）的范围和输入摆幅在于内伏
PP
（ AC）特定连接的阳离子。违反第五
CMR
交流（AC）或V
PP
（AC）的影响，该装置
传播延迟，设备和零件到部件歪斜。
5.输出脉冲歪斜是传播延迟时间的差的绝对值： |吨
PLH
– t
PHL
|.
差分脉冲
发电机
Z = 50
Z
O
= 50
Z
O
= 50
R
T
= 50
V
TT
DUT
MC100ES6210
R
T
= 50
V
TT
图3. MC100ES6210 AC测试参考
MC100ES6210
高级时钟驱动器设备
飞思卡尔半导体公司
5
QQ：2880707522 复制
