初步数据表
512MB 32位直接Rambus的DRAM RIMM模块
MC- 4R512FKK6K （ 128M词
×
16位
×
2个通道）
描述
32位直接Rambus公司RIMM模块是一个常规 -
内存模块目的的高性能线路
适合于在广泛的应用中使用
包括计算机存储器，个人计算机
工作站和其它应用中的高
带宽和等待时间是必需的。
32位RIMM模块包括288MB的直
总线DRAM （直接RDRAM ）设备。这些都是
超高速CMOS DRAM的组织结构
16M字由18位。采用RAMBUS信号的
电平（RSL）技术允许使用常规
系统和电路板设计技术。 32位
RIMM模块每个引脚支持800MHz的传输速率，
造成的3.2GB / s的总模块带宽。
32位RIMM模块提供两个独立的16
位内存通道，以方便紧凑的系统
设计。该"Thru"通道进入和离开
模块，支持一个连接，或者从控制器，
内存插槽，或终止。该"Term"通道是
端接在模块上并支持一个连接
从控制器或另一个内存插槽。
在RDRAM
架构实现了最高
持续的带宽为多，同时，
随机寻址的存储器事务。
该
单独的控制和数据总线具有独立的行
和列控收益率超过95 ％，公交车的效率。该
RDRAM设备多银行架构，支持最多
每个设备四个同步交易。
特点
512MB RDRAM直接存储和512银行总
在模块
2个独立的直接RDRAM通道， 1通
通过与1端的32位的RIMM模块
高速800MHz的直接RDRAM设备
232边缘连接器垫1mm厚的焊盘间距
模块的PCB尺寸： 133.35毫米
×
39.925mm
×
1.27mm
镀金边缘连接器触点垫
串行存在检测（ SPD ）的支持
在2.5V工作（ ± 5 ％ ）电源
低功耗和掉电自刷新模式
单独的行和列客车更高
效率
一号文件E0267N10 （版本1.0 ）
发布日期2002年4月（K ）日本
网址： http://www.elpida.com
Elpida
内存方面， 2002年公司
尔必达内存公司是NEC公司与日立公司合资的DRAM公司
MC-4R512FKK6K
模块连接器垫说明
信号
CFM_THRU_L
模块
接口垫
A14
I / O
I
TYPE
RSL
描述
时钟师父。连接到左RDRAM设备
"Thru"通道。接口时钟用于接收RSL
来自控制器的信号。正极性。
时钟的主。连接到正确的RDRAM设备
"Thru"通道。接口时钟用于接收RSL
来自控制器的信号。正极性。
时钟师父。连接到左RDRAM设备
"Thru"通道。接口时钟用于接收RSL
来自控制器的信号。负极性。
时钟的主。连接到正确的RDRAM设备
"Thru"通道。接口时钟用于接收RSL
来自控制器的信号。负极性。
使用串行指令输入读取和写入
控制寄存器。也可用于电源管理。
连接上"Thru"通道RDRAM离开设备。
使用串行指令输入读取和写入
控制寄存器。也可用于电源管理。
连接到"Thru"通道RDRAM的权利设备。
"Thru"频道栏目总线。含控制5位总线和
地址信息栏访问。连接到左
在"Thru"通道RDRAM设备。
"Thru"频道栏目总线。含控制5位总线和
地址信息栏访问。连接到正确的
在"Thru"通道RDRAM设备。
时钟掌握。连接上"Thru"左RDRAM设备
通道。接口时钟用于发送的RSL信号
控制器。正极性。
时钟掌握。连接到"Thru"权RDRAM设备
通道。接口时钟用于发送的RSL信号
控制器。正极性。
时钟掌握。连接上"Thru"左RDRAM设备
通道。接口时钟用于发送的RSL信号
控制器。负极性。
时钟掌握。连接到"Thru"权RDRAM设备
通道。接口时钟用于发送的RSL信号
控制器。负极性。
"Thru"通道数据总线A. 9位总线背着一个字节
读取或写入控制器和RDRAM的设备之间的数据
在“直通”通道。连接上"Thru"左RDRAM设备
通道。 DQA8_THRU_L是模块非功能。
"Thru"通道数据总线A. 9位总线背着一个字节
读取或写入控制器和RDRAM的设备之间的数据
在“直通”通道。连接到正确的RDRAM设备
"Thru"通道。 DQA8_THRU_R是在非官能
模块。
"Thru"通道数据总线B. 9位总线背着一个字节
读取或写入控制器和RDRAM的设备之间的数据
在“直通”通道。连接上"Thru"左RDRAM设备
通道。 DQB8_THRU_L是模块非功能。
"Thru"通道数据总线B. 9位总线背着一个字节
读取或写入控制器和RDRAM的设备之间的数据
在“直通”通道。连接到正确的RDRAM设备
"Thru"通道。 DQB8_THRU_R是在非官能
模块。
行总线。含有控制和地址信息的3位总线
为行访问。连接上"Thru"左RDRAM设备
通道。
CFM_THRU_R
B54
I
RSL
CFMN_THRU_L
A16
I
RSL
CFMN_THRU_R
B52
I
RSL
CMD_THRU_L
B2
I
Vcmos
CMD_THRU_R
COL4_THRU_L..
COL0_THRU_L
COL4_THRU_R..
COL0_THRU_R
CTM_THRU_L
A73
I
Vcmos
A20 ， B20 ， A22 ， B22 ，
I
A24
B48 ， A48 ， B46 ， A46 ，
I
B44
B14
I
RSL
RSL
RSL
CTM_THRU_R
A54
I
RSL
CTMN_THRU_L
B12
I
RSL
CTMN_THRU_R
A56
I
RSL
DQA8_THRU_L..
DQA0_THRU_L
A4，B4 ，A6， B6 ，A8，
B8， A10 ，B10， A12
I / O
RSL
DQA8_THRU_R..
DQA0_THRU_R
B67 ， A67 ， B65 ， A65 ，
B63 ， A63 ， B58 ， A58 ， I / O
B56
B32 ， A32 ， B30 ， A30 ，
B28 ， A28 ， B26 ， A26 ，
I / O
B24
RSL
DQB8_THRU_L..
DQB0_THRU_L
RSL
DQB8_THRU_R..
DQB0_THRU_R
A36 ， B36 ， A38 ， B38 ，
A40 ， B40 ， A42 ， B42 ， I / O
A44
RSL
ROW2_THRU_L..
ROW0_THRU_L
B16 ， A18 ， B18
I
RSL
初步数据表E0267N10 （版本1.0 ）
4
MC-4R512FKK6K
信号
ROW2_THRU_R..
ROW0_THRU_R
SCK_THRU_L
模块
接口垫
A52 ， B50 ， A50
I / O
I
TYPE
RSL
描述
行总线。含有控制和地址信息的3位总线
为行访问。连接到"Thru"权RDRAM设备
通道。
串行时钟输入。时钟源用于读取和写入
以"Thru"通道RDRAM控制寄存器。连接到左
在"Thru"通道RDRAM设备。
串行时钟输入。时钟源用于读取和写入
以"Thru"通道RDRAM控制寄存器。连接到正确的
在"Thru"通道RDRAM设备。
"Thru"通道串行I / O的读取和写入
控制寄存器。重视权RDRAM设备上SIO0
"Thru"通道。
"Thru"通道串行I / O的读取和写入
控制寄存器。重视离开RDRAM设备SIO1上
"Thru"通道。
时钟的主。连接到正确的RDRAM设备
"Term"通道。接口时钟用于接收RSL
来自控制器的信号。正极性。
时钟的主。连接到正确的RDRAM设备
"Term"通道。接口时钟用于接收RSL
来自控制器的信号。负极性。
使用串行指令输入读取和写入
控制寄存器。也可用于电源管理。
连接到"Term"通道RDRAM的权利设备。
"Term"频道栏目总线。含控制5位总线和
地址信息栏访问。连接到正确的
在"Term"通道RDRAM设备。
时钟掌握。连接上"Term"左RDRAM设备
通道。接口时钟用于发送的RSL信号
控制器。正极性。
时钟掌握。连接到"Term"权RDRAM设备
通道。接口时钟用于发送的RSL信号
控制器。正极性。
时钟掌握。连接上"Term"左RDRAM设备
通道。接口时钟用于发送的RSL信号
控制器。负极性。
时钟掌握。连接到"Term"权RDRAM设备
通道。接口时钟用于发送的RSL信号
控制器。负极性。
"Term"通道数据总线A. 9位总线背着一个字节
读取或写入控制器和RDRAM的设备之间的数据
在“期限”频道。连接到正确的RDRAM设备
"Term"通道。 DQA8_TERM是模块非功能。
"Term"通道数据总线B. 9位总线背着一个字节
读取或写入控制器和RDRAM的设备之间的数据
在“期限”频道。连接到正确的RDRAM设备
"Term"通道。 DQB8_TERM是模块非功能。
"Term"通道行总线。含控制3位总线和
地址信息的行访问。连接到正确的
在"Term"通道RDRAM设备。
串行时钟输入。时钟源用于读取和写入
以"Term"通道RDRAM控制寄存器。连接
在"Term"通道RDRAM的权利设备。
"Term"通道串行I / O的读取和写入
控制寄存器。重视离开RDRAM设备上SIO0
"Term"通道。
"Term"通道终止电压。
A2
I
Vcmos
SCK_THRU_R
A71
I
Vcmos
SIN_THRU
B34
I / O
Vcmos
SOUT_THRU
A34
I / O
Vcmos
CFM_TERM
B103
I
RSL
CFMN_TERM
B101
I
RSL
CMD_TERM
COL4_TERM..
COL0_TERM
CTM_TERM_L
A115
I
Vcmos
B97 ， A97 ， B95 ， A95 ，
I
B93
B73
I
RSL
RSL
CTM_TERM_R
A103
I
RSL
CTMN_TERM_L
B71
I
RSL
CTMN_TERM_R
A105
B113 ， A113 ， B111 ，
A111 ， B109 ， A109 ，
B107 ， A107 ， B105
I
RSL
DQA8_TERM..
DQA0_TERM
I / O
RSL
DQB8_TERM..
DQB0_TERM
ROW2_TERM..
ROW0_TERM
SCK_TERM
A85 ， B85 ， A87 ， B87 ，
A89 ， B89 ， A91 ， B91 ， I / O
A93
A101 ， B99 ， A99
I
RSL
RSL
B115
I
Vcmos
SIN_TERM
VTERM
B83
A60 ， B60 ， A61 ， B61
I / O
Vcmos
初步数据表E0267N10 （版本1.0 ）
5
