初步数据表
MOS集成电路
MC-4R192CPE6C
直接Rambus
TM
DRAM RIMM
TM
模块
192M字节（ 96M -字×16位）
描述
直接的Rambus RIMM模块是一个通用的高性能内存模块子系统，适用于
在范围广泛的应用程序使用，包括计算机存储器，个人计算机，工作站和其他
应用中的高带宽和低延迟是必需的。
MC- 4R192CPE6C模块包含十二个128M直接Rambus的DRAM （ RDRAM直接 ）设备
(
PD488448 ） 。这些是非常受16位组织为8M字的高速CMOS的DRAM 。利用
RAMBUS信号级（ RSL）技术允许同时使用了600MHz ， 711MHz或800MHz的传输速率
传统的系统和电路板设计技术。
直接RDRAM设备能够持续数据传输，每两个字节（每个字节16 10纳秒）1.25纳秒。
直接RDRAM的架构可实现最高的持续带宽为多，同时，
随机寻址的存储器事务。独立的控制和数据总线具有独立的行和列
对照增产95％以上的公交车的效率。直接RDRAM的32银行支持多达四个同时交易
每个设备。
特点
184边缘连接器垫1mm厚的焊盘间距
192 MB直接RDRAM存储
每个RDRAM
有32个银行， 384银行总模块
镀金触点
RDRAMs采用芯片级封装（ CSP ）
串行存在检测支持
采用2.5 V电源供电
低功耗和掉电自刷新模式
单独的行和列客车提高效率
在驱动因子（ ODF ）的支持
本文档中的信息如有更改，恕不另行通知。使用本文档，请前
证实，这是最新版本。
不是所有的设备/类型在每个国家都可用。请与当地的NEC代表检查
供应及其他信息。
一号文件M14808EJ2V0DS00 （第2版）
发布日期2000年8月NS CP （ K）
日本印刷
商标
5
表示主要修改点。
2000
MC-4R192CPE6C
模块连接器垫说明
信号
GND
LCFM
I / O
—
I
TYPE
—
RSL
描述
对RDRAM的核心和接口的参考地。 72 PCB连接器垫。
时钟的主。接口时钟用于从接收的RSL信号
通道。正极性。
LCFMN
I
RSL
时钟的主。接口时钟用于从接收的RSL信号
通道。负极性。
LCMD
I
V
CMOS
serial命令用来读取和写入控制寄存器。还用
电源管理。
LCOL4..LCOL0
I
RSL
列巴。含有控制和地址信息栏5位总线
访问。
LCTM
I
RSL
时钟掌握。接口时钟用于发送的RSL信号到
通道。正极性。
LCTMN
I
RSL
时钟掌握。接口时钟用于发送的RSL信号到
通道。负极性。
LDQA8..LDQA0
I / O
RSL
数据总线答： 9位总线承载的通道之间的读取或写入数据的字节
和RDRAM 。 LDQA8是采用x16 RDRAM设备模块不起作用。
LDQB8..LDQB0
I / O
RSL
数据总线B. 9位一辆载有读或写数据的字节通道之间
和RDRAM 。 LDQB8是采用x16 RDRAM设备模块不起作用。
LROW2..LROW0
LSCK
I
I
RSL
V
CMOS
行总线。 3位总线包含控制和地址信息的行的访问。
串行时钟输入。用时钟源读取和写入RDRAM
控制寄存器。
NC
—
—
这些焊盘是不连接。这24个连接器衬垫被保留以供将来
使用。
RCFM
RCFMN
RCMD
RCOL4..RCOL0
RCTM
RCTMN
RDQA8..RDQA0
I
I
I
I
I
I
I / O
RSL
RSL
V
CMOS
RSL
RSL
RSL
RSL
时钟的主。接口时钟用于从接收的RSL信号
通道。正极性。
时钟的主。接口时钟用于从接收的RSL信号
通道。负极性。
串行指令输入用于读取和写入控制寄存器。还
用于功率管理。
列巴。含有控制和地址信息栏5位总线
访问。
时钟掌握。接口时钟用于发送的RSL信号到
通道。正极性。
时钟掌握。接口时钟用于发送的RSL信号到
通道。负极性。
数据总线答： 9位总线承载的通道之间的读取或写入数据的字节
和RDRAM 。 RDQA8是采用x16 RDRAM模块不起作用
设备。
RDQB8..RDQB0
I / O
RSL
数据总线B. 9位一辆载有读或写数据的字节通道之间
和RDRAM 。 RDQB8是采用x16 RDRAM模块不起作用
设备。
RROW2..RROW0
I
RSL
行总线。 3位总线包含控制和地址信息的行的访问。
(1/2)
初步数据表M14808EJ2V0DS00
5
QQ：2880707522 复制
