富士通半导体
数据表
DS04-22307-5E
ASSP通信控制
数据链路控制（ DLC ）
MB89374
s
描述
该MB89374数据链路控制器（ DLC ）控制传输串行数据按照面向位的协议
（ BOP ） 。它支持的协议，如高级数据链路控制（HDLC ）（ BOP的模式）和串行数据
链路控制（ SDLC ） LOOP二级站（循环模式） 。
s
特点
防喷器支持串行数据传输过程
支持SDLC循环模式
内置全双工通信通道
速率的数据传输高达2.5 Mbps的（在10MHz ）
然而，在循环模式下，最大传输速率为1.25 Mbps的NRZ / NRZI码和833 KPBS
对于FM /曼彻斯特码。
有1/2的责任，或8 MHz的1/3占空比10MHz的系统时钟
内部帧间间隔计数器
接收地址与数据寄存器地址比较科幻场数据
一个字节的地址比较（多播地址整理）
-
-
-
两个字节的地址比较
一字节的两地址比较
全球地址比较
支持两种类型的CRC校验（ CRC16 / CCITT ）的
（续）
s
套餐
42针，塑料SH- DIP
48引脚塑料QFP
(DIP-42P-M02)
(FPT-48P-M13)
该器件包含电路，以防止损伤的投入，由于高静电压或电网络的视场。然而，它是表示
要采取正常的预防措施，以避免申请超过最大额定电压较高，以这种高阻抗电路中的任何电压。
MB89374
（续）
FIFO的传输数据（4字节）和接收数据（8字节）
支持多种的编码（ NRZ / NRZI /曼联/ FM0 / FM1 ）
在NRZI编码模式自动返回模式选择
各种错误中断请求功能
DMA接口功能
两个比特率发生器渠道SIU传送时钟（发送和接收）
比特率的发电机也可以用作间隔定时器。
寄存器直接访问方法
MBL8086 / 88系列或GMICRO家庭总线接口可选
单+ 5V电源
2
MB89374
s
引脚分配
CLK
格式＃
RESET＃
RD ＃ / DS ＃
WR ＃ / R / W＃
CS ＃
A4
A3
A2
A1
A0
V
SS
D7
D6
D5
D4
D3
D2
D1
D0
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
(DIP-42P-M02)
RXCO ＃ / POO
LOC ＃ / RTS ＃
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
V
CC
R
X
DACK#/PI3
T
X
DACK#/PI2
R
X
DRQ/PO3
T
X
DRQ/PO2
IRQT
V
SS
IRQ
FD ＃ / DTR ＃
SCLK / DSR ＃
T
X
LAST ＃ / CI ＃
T
X
CI#/PI1
T
X
CO#/PO1
T
X
D
R
X
D
R
X
CI#/PI0
R
X
CO#/PO0
DCD ＃
CTS ＃
TCLK
LOC ＃ / RTS ＃
<OPEN>
48 47 46 45 44 43 42 41 40 39 38 37
<OPEN>
R
X
CI#/PI0
R
X
D
T
X
D
T
X
CO#/PO1
T
X
CI#/PI1
T
X
LAST ＃ / CI ＃
SCLK / DSR ＃
FD ＃ / DTR ＃
IRQ
V
SS
IRQT
1
2
3
4
5
6
7
8
9
10
11
12
13
14 15 16
17 18 19
<OPEN>
36
35
34
33
32
31
30
29
28
27
26
25
DCD ＃
CTS ＃
TCLK
V
SS
D0
D1
D2
D3
D4
D5
D6
D7
V
SS
A0
A1
A2
A3
A4
CS ＃
<OPEN>
20 21 22 23 24
格式＃
<OPEN>
T
X
DRQ/PO2
R
X
DRQ/PO3
<OPEN>
T
X
DACK/PI2
R
X
DACK#/PI3
注： OPEN引脚不需要连接。
(FPT-48P-M13)
WR ＃ / R / W＃
CLK
V
CC
RESET＃
RD ＃ / DS ＃
3
MB89374
s
引脚说明
PIN号
DIP
QFP
符号
I / O
等级*
描述
发送时钟输出或端口1个输出引脚：
该引脚被选择作为时钟输出管脚或端口输出引脚
在传输模式寄存器的TxC0和TxC1位
（ SMR2 ），并通过发射模式的TxBRGEN位
注册（ SMR3 ） 。
发送时钟输入或端口1输入引脚：
该引脚被选择作为时钟输入管脚或端口输入引脚由
传输模式寄存器的TxC0和TxC1位
（ SMR2 ），并通过发射模式的TxBRGEN位
注册（ SMR3 ） 。
接收时钟输出或端口输出0引脚：
该引脚被选择作为时钟输出管脚或端口输出引脚
在传输模式寄存器的RxC0和RxC1位
(SMR2).
接收时钟输入或端口的输入0引脚：
该引脚被选择作为时钟输入管脚或端口输入引脚由
传输模式寄存器的RxC0和RxC1位
(SMR2).
环路上线的控制或要求对发送引脚：
此引脚用作在循环模式LOC ＃输出引脚
并且如在防喷模式将RTS ＃输出引脚。如果它被用作
组委会＃输出引脚，它充当一个在线/离线控制
引脚。如果它被用作将RTS ＃输出引脚时，它输出一个低电平
电平，当调制解调器控制寄存器的RTS位（ MCR）的
被设置为1 ，并输出一个高电平时，将RTS位被置位
为0。
标志检测或数据终端就绪引脚：
该引脚被选择为佛罗里达州股份检测或数据终端就绪
销由发射模式寄存器的FD或DTR位
（ SMR3 ） 。如果它被用作将FD ＃引脚，它输出一个低电平
期间的一个周期内接收时钟接收的最后一个后
在佛罗里达州AG位。如果它被用作对DTR ＃引脚，它输出一个低电平
级别当调制解调器控制寄存器的DTR位（ MCR ）
被设置为1 ，并且一个高电平时， DTR位被设置为0 。
数据载波检测引脚：
调制解调器状态寄存器的位DCD （ MSR ）显示1
当该引脚的输入电平为低电平和0时的输入电平是
高。
清除到发送引脚：
调制解调器状态寄存器的位CTS （ MSR ）显示1
当该引脚的输入电平为低电平，并显示0时
输入电平为高电平。在DLC放置在transmission-
使能状态时，此引脚设置为CTSAUTO模式，
通过传输控制寄存器（ TxCR ）的TXE位。
发送使能/禁止，根据输入电平
的CTS ＃引脚;传输时启用引脚输入
水平低和残疾人当输入电平为高电平。
30
5
T
X
CO#/PO1
O
L
31
6
T
X
CI#/PI1
I
—
26
48
R
X
CO#/PO0
O
L
27
2
R
X
CI#/PI0
I
—
22
44
LOC ＃ / RTS ＃
O
H
34
9
FD ＃ / DTR ＃
O
H
25
47
DCD ＃
I
—
24
46
CTS ＃
I
—
信号SUF网络连接的符号＃固定的是负逻辑。
* ：引脚输出电平，当复位
4
（续）
MB89374
（续）
PIN号
DIP
QFP
符号
I / O
等级*
描述
DMA传送端信号或调用，指示针：
该引脚用作TxLAST ＃输入引脚，当DMA
模式通过从TxD /我咬了发送中断
使能寄存器（ TxIER ） ，以及由使TxLASTEND
发射模式寄存器（ SMR3 ）位。在其他情况下，
该引脚作为CI ＃输入引脚。如果此引脚用作
CI ＃输入引脚，调制解调器状态寄存器的位CI （ MSR ）
显示1时，引脚的输入电平为低时，与0时的
输入电平为高电平。
发送数据引脚：
该引脚用于输出串行数据。
接收数据引脚：
此引脚用于输入串行数据。
源时钟输入或数据设置就绪引脚：
该引脚用作输入SCLK引脚BRG1 / BRG2或
DPLL的时候：
BRG ， DPLL或BRG + DPLL由TxC0和选择
TxC1位传输模式寄存器（ SMR2 ）的。
BRG ， DPLL或BRG + DPLL由RxC0和选择
传输模式寄存器（ SMR2 ）的RxC1位。
在BRG1 / DPLL控制寄存器的BRG1OUTIE位
（ B1PCR ）被设置为1 。
在BRG2控制寄存器的BRG2CLK位（ B2CR ）是
设置为1 。
在其他情况下，该引脚作为DSR ＃输入引脚。
如果此引脚用作DSR ＃输入引脚的的DSR位
调制解调器状态寄存器（ MSR）显示1时，引脚输入
电平为低时，与0时的输入电平为高电平。
BRG2时钟输入引脚：
该管脚只用于当所述时钟源BRG2是不
设置在SCLK引脚（通过设定的BRG2CLK位
BRG2控制寄存器（ B2CR ） ） 。
复位引脚：
该引脚用于输入的系统复位信号。
读/数据选通引脚：
此引脚用作在MBL8086 / 88的RD ＃输入引脚
模式。读书的时候有低电平输入到该引脚
登记在DLC 。
此引脚用作在GMICRO模式的DS ＃输入引脚。
选通脉冲信号输入到该引脚访问时
登记在DLC 。
32
7
T
X
LAST ＃ / CI ＃
I
—
29
28
4
3
T
X
D
R
X
D
O
I
H
—
33
8
SCLK / DSR ＃
I
—
23
45
TCLK
I
—
3
22
RESET＃
I
—
4
23
RD#/DS#3
I
—
信号SUF网络连接的符号＃固定的是负逻辑。
* ：引脚输出电平，当复位
（续）
5
QQ：2881677436 复制
