富士通半导体
数据表
DS07-05602-5E
微处理器SPARClite
CMOS
外围LSI的SPARClite
MB86941/942
s
描述
MB86941和MB86942专用外设的LSI为SPARClite * 。
该MB86941和MB86942旨在使高性能系统结构紧凑与
SPARClite体系结构，并提供了以下功能。
* ： SPARC是SPARC国际基础技术由Sun Microsystems开发的注册商标。
公司SPARClite是SPARC International的商标，公司独家授权富士通微电子公司
s
特点
直接连接到SPARClite
寄存器读/写2个时钟周期高达30MHz 。
在40MHz的寄存器读/写3个时钟周期（ MB86941 ）或50MHz的（ MB86942 ） 。
内置片上模块：
中断控制器
中断输入： 15个频道
每个中断输入具有独立的屏蔽和触发模式设置
16位定时器： 4通道
两个四通道有预分频器
每个通道有五个独立的模式操作
MODE0 ：周期性中断
模式1 ：超时中断
模式2 ：方波发生器
（续）
s
包
144引脚塑料QFP
(FPT-144P-M03)
MB86941/942
（续）
模式3 ：可编程一枪（软件触发）
模式4 ：可编程一枪（外部触发）
SDTR （串行数据发送接收器） ：2通道
MB89251A类型
定时控制， CS拓展
产生读出，根据外部装置的要求编写和数据选通信号。
SIO （同步串行输入/输出）
简单的同步串行输入/输出
I / O口， 16位
按位都有独立的方向控制
5V单电源供电（ MB86941 ） ， 3.3V单电源供电（ MB86942 ）
与MB86940C向上的引脚兼容性
2
MB86941/942
s
引脚分配
（ TOP VIEW ）
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
75
74
73
北卡罗来纳州
IPD15
IPD14
IPD13
IPD12
IPD11
V
SS
D7
D6
IPD10
IPD9
北卡罗来纳州
IPD8
IPD7
IPD6
D5
D4
V
SS
V
DD
D3
D2
IPD5
IPD4
IPD3
IPD2
D1
D0
V
SS
OUT3
OUT2
IPD1
IN2
CLK2
IN3
CLK3
V
DD
SIRXD
SITXD
SIIRQ
北卡罗来纳州
WSEL
SICLK
北卡罗来纳州
北卡罗来纳州
V
SS
RESET＃
时钟
AS ＃
RD / WR ＃
CS ＃
北卡罗来纳州
D8
D9
V
DD
V
SS
D10
D11
RS4
RS3
RS2
RS5
RS1
RS0
D12
D13
V
SS
D14
D15
IRQ15
IRQ14
IRQ13
IRQ12
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
指数
IPD0
CLK1
IN1
ACK1
PRSCK1
OUT1
V
SS
OUT0
PRSCK0
ACK0
IN0
CLK0
DSR1#
CTS1#
RTS1#
TRNDT1
DTR1#
V
SS
V
DD
SYBRK1
TRDY1
RCLK1
RCVDT1
RDYOUT ＃
TCLK1#
DS ＃
TEMP1
V
SS
RRDY1
RRDY0
TEMP0
TCLK0#
RCVDT0
A1
A0
RCS ＃
* ：仅适用于MB86941 。打开MB86942 。
V
DD
IRQ11
IRQ10
IRQ9
IRQ8
IRQ7
IRL3
IRL2
V
SS
IRL1
IRL0
IRQ6
IRQ5
IRQ4
IRQ3
CS0#
READY2#*
V
DD
V
SS
READY1#
CS1#
IRQ2
IRQ1
CS2#
CS3#
DSR0#
CTS0#
RTS0#
TRNDT0
V
SS
DTR0#
SYBRK0
TRDY0
RCLK0
RE ＃
WE＃
(FPT-144P-M03)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
3
MB86941/942
s
框图
IRL < 3：0 >
÷2
1月2日时钟
1月1日时钟
时钟
RESET＃
AS ＃
RD / WR ＃
CS ＃
RS < 5：0 >
< 15 ： 0 >
READY1#
READY2#*
WSEL
定时器
RCS ＃
A<1 ： 0>
RDYOUT ＃
＃ CS0至CS3 ＃
RE ＃
WE＃
DS ＃
定时器
IP
I / O端口
瞳距< 15：0 >
TM2
定时器
SICLK
SIRXD
SITXD
SIIRQ
DSR0 ＃ ， CTS0 ＃
RTS0 ＃ ， ＃ DTR0
TEMP0 ， TRDY0
TRNDT0
TCLK0#
RCLK0 ， RCVDT0
SYBRK0
RRDY0
DSR1 ＃ ， ＃ CTS1
RTS1 ＃ ， DTR1 ＃
TEMP1 ， TRDY1
TRNDT1
TCLK1#
RCLK1 ， RCVDT1
SYBRK1
RRDY1
* ：仅适用于MB86941 。打开MB86942 。
内部数据总线
内部控制总线
SDTR1
串行数据
发射机
接收器
SIO
串行数据
输入
产量
定时器
SDTR0
串行数据
发射机
接收器
CLK2
IN2
OUT2
TM3
CLK3
IN3
OUT3
TM1
CLK1
IN1
OUT1
RCSTG
读/写
芯片选择
定时
发电机
TM0
CLK0
IN0
OUT0
PRS1
预分频器
ACK1
PRSCK1
PRS0
预分频器
ACK0
PRSCK0
BIU
公共汽车
接口
单位
RESET
IRC
打断
请求
调节器
IRQ1为IRQ15
4
MB86941/942
s
描述块函数的
1. BIU （总线接口单元）
该模块接收MPU （ SPARClite ）总线信号和总线控制信号（时钟， AS ＃ ， RD / WR ＃ ， CS ＃ ， ADR6
到ADR2 ， D<15 ： 0> ），并产生控制信号，用于访问MB86941 / MB86942的内部资源。这也
返回就绪信号，以相应于每个这样的资源的访问时间的MPU 。
2. IRC （中断请求控制器）
该模块提供15路中断输入信号传输的中断级IRL <3 ： 0>为每个中断
到SPARClite 。
3. TM （定时器）和PRS （预分频器）
TM0到TM3是16位定时器作为周期性的中断产生定时器，看门狗定时器和外部
事件计数器。操作时钟可从内部时钟被选择时，时钟分频
通过预分频器，外部时钟。
预定标器0和1与计时器通道0和1 ，分别连结。每个预分频器被初始化后，
加载（或重装）相应定时器的定时器的初始值。
4. SDTR （串行数据发送器接收器）
SDTR0和SDTR1是串行数据发射机/接收机模块，可编程用于传输的控制和
接待。
的编程模型是相同的，对于MB89251A 。
5. RCSTG （读/写时序发生器）
这个模块产生读，写，以及数据选通脉冲信号，符合所要求的定时对外部
的其他设备的连接。每个信号的断言时间和脉冲宽度，以产生是可编程的。
6. IP （ I / O端口）
有16个I / O端口。各个端口的输入/输出方向可通过控制寄存器来设定。
7. SIO （串行数据输入输出）
此块是一个时钟同步串行接口。传输时钟信号可被设置为在内部产生
或外部输入的。要被发送和接收的输入数据中的同步与SIO输出数据
传送时钟信号。
5
QQ：2880707522 复制
