富士通半导体
数据表
DS501-00023-1v0-J
メモリ
FRAM
2M （ 256千
×
8)
ビット
SPI
MB85RS2MT
■
概 要
MB85RS2MT
は
,
不揮発性メモリセルを½成する強誘電½プロセスとシリコンゲート
CMOS
プロセスを用いた
262,144
ワード×
8
ビット構成の
FRAM （铁电随机存取存储器
強誘電½ランダムアクセスメモリ
)
です。
：
MB85RS2MT
は
,
シリアルペリフェラルインタフェース
（ SPI）的
を採用しています。
MB85RS2MT
は
， SRAM
のようにデータバックアップ用バッテリを½用することなくデータ保持が可½です。
MB85RS2MT
に採用しているメモリセルは
10
13
回の書込み
/
読出し動½が可½で
,
フラッシュメモリや
E
2
舞会
の書換
え可½回数を大きく上回ります。
MB85RS2MT
はフラッシュメモリや
E
2
舞会
のような長い書込み時間は必要とせず
,
書込みの待ち時間はゼロです。
したがって
,
書込み完了待ちのシーケンスを必要としません。
■
特 長
ビット構成
：
262,144
ワード×
8
ビット
シリアルペリフェラルインタフェース ：
（串行外设接口）
SPI
SPI
モード
0 (0, 0)
とモード
3 (1, 1)
に対応
- 功＆ frac12 ;强大的
：
兆赫（最大）
25
ただし
， FSTRD
コマンドは
2.7 V
½
3.6 V ， 40兆赫（最大）
書込み
/
読出し耐性
：
13
回
/
バイト
10
データ保持特性
： 年
(
＋
85
°
C)
10
- 操＆ frac12 ;电压范围
：
V
½
3.6 V
1.8
） ＆ frac12 ;为响应，
：
動½電源電流
10.6毫安（最大@ 25兆赫）
スタンバイ電流
150
μA
（最大）
スリープ電流
10
μA
（最大）
- 操＆ frac12 ;电压范围
：
40
°
C
½＋
85
°
C
－
パッケージ
：
プラスチック
SOP ， 8
ピン
(FPT-8P-M08)
プラスチック
DIP ， 8
ピン
(DIP-8P-M03)
本½品は
RoHS指令
指令に適合しています。
版权所有 2013富士通半导体有限公司保留所有权利。
2013.7
MB85RS2MT
■
端子配列図
（ TOP VIEW ）
（ TOP VIEW ）
CS
1
8
VDD
CS
1
8
VDD
SO
2
7
HOLD
SO
2
7
HOLD
WP
3
6
SCK
WP
3
6
SCK
VSS
4
5
SI
VSS
4
5
SI
(DIP-8P-M03)
(FPT-8P-M08)
■
端子機½説明
端子番号
端子名
機½説明
チップセレクト端子
チップを選択状態にするための入力端子です。 が
“H”
レベルのとき
,
チップは非選択
(
スタ
CS
ンバイ
)
状態となり
， SO
は
高-Z
になります。このとき
,
他の端子の入力は無視されます。
CS
が
“L”
レベルのとき
,
チップは選択
(
アクティブ
)
状態となります。
オペコード入力前に
CS
を
立ち下げる必要があります。本端子は
,
内部で
VDD
端子にプルアップされています。
ライトプロテクト端子
ステータスレジスタへの书込みを制御する端子ですと.WP
WPEN （ 「
■
ステータスレジス
タ」参照
)
とが関連して
,
ステータスレジスタの書込みをプロテクトします。詳細な説明は
,
「
■
書込みプロテクト」を参照してください。
ホールド端子
チップを非選択状態にせずにシリアル入出力を休止するときに½用します。
HOLD
が
“L”
レベ
ルのとき
,
ホールド動½となり
， SO
は
高-Z
に
， SCK ， SI
は
不在乎
になります。ホールド
動½中は
CS
を
“L”
レベルに保たなければなりません。
シリアルクロック端子
シリアルデータの入出力のためのクロック入力端子ですは.SI
SCK
の立上りエッジに同期し
て取り込まれ
， SO
は
SCK
の立下りエッジに同期して出力されます。
シリアルデータ入力端子
シリアルデータの入力端子です。オペコード
,
アドレス
,
書込みデータを入力します。
シリアルデータ出力端子
シリアルデータの出力端子です.FRAMメモリセルアレイの読出しデータ
,
ステータスレジス
タのデータが出力されます。スタンバイ時は
高-Z
です。
電源電圧端子
グランド端子
1
CS
3
WP
7
HOLD
6
SCK
5
SI
2
8
4
SO
VDD
VSS
2
DS501-00023-1v0-J
MB85RS2MT
■
シリアルペリフェラルインタフェース
（ SPI）的
MB85RS2MT
は
SPI
のスレーブとして动＆ frac12 ;しますポートを备えたマイクロコントローラを用いて复数のチップを
SPI
接続することができます。
また
， SPI
ポートを備えていないマイクロコントローラでは
SI
と
SO
をバス接続して½用する
こともできます。
SCK
MOSI
MISO
SO
SPI
マイクロ
コントローラ
SI
SCK
SO
SI
SCK
MB85RS2MT
CS
SS1
SS2
HOLD1
HOLD2
HOLD
MB85RS2MT
CS
HOLD
MOSI
：マスタアウトスレーブイン
MISO
：マスタインスレーブアウト
SS
：スレーブセレクト
SPI
ポートがある場合のシステム構成図
マイクロ
コントローラ
SO
SI
SCK
MB85RS2MT
CS
HOLD
SPI
ポートがない場合のシステム構成図
4
DS501-00023-1v0-J
MB85RS2MT
■
ステータスレジスタ
ビット番号
ビット名
説明
ステータスレジスタライトプロテクト
不揮発性メモリ
（ FRAM ）
からなるビットですは.WPEN
WP
入力と関連し
てステータスレジスタの書込みをプロテクトします
(「■
書込みプロテク
ト」を参照
)
.WRSRコマンドによる书込み
， RDSR
コマンドによる読出し
が可½です。
未½用
不揮発性メモリからなるビットで
WRSR
コマンドによる書込みが可½で
す。これらのビットは½用しませんが
RDSR
コマンドで読み出されます。
ブロックプロテクト
不挥発性メモリからなるビットです.WRITEコマンドにおける书込みプロ
テクトのブロックサイズを定義します
(「■
ブロックプロテクト」を参照
)
。
WRSR
コマンドによる書込み
， RDSR
コマンドによる読出しが可½です。
ライトイネーブルラッチ
FRAM
アレイおよびステータスレジスタが書込み可½であることを示しま
す.WRENコマンドでセット
， WRDI
コマンドでリセットします.RDSRコ
マンドで読出しが可½ですが
WRSR
コマンドで書き込むことはできませ
ん.WELは以下の动＆ frac12 ;の后リセットされます。
電源立上げ後
WRDI
マンド認識後
WRSR
コマンド認識後の
CS
の立ち上り時
写
コマンド認識後の
CS
の立ち上り時
“0”
固定です。
7
WPEN
6
½
4
3
2
BP1
BP0
1
WEL
0
0
■
オペコード
MB85RS2MTはオペコードで指定される9種のコマンドを受け付けます。
オペコードは下表に示す8ビットからなるコー
ドです。
これ以外の無効なコードは入力しないでください。
オペコード入力中に
CS
を立ち上げるとコマンドは実行されま
せん。
コード名
雷恩
WRDI
RDSR
WRSR
读
写
RDID
FSTRD
睡觉
機½
セットライトイネーブルラッチ
リセットライトイネーブルラッチ
リードステータスレジスタ
ライトステータスレジスタ
リードメモリコード
ライトメモリコード
リードデバイス
ID
ファストリードメモリコード
スリープモード
オペコード
0000 0110
B
0000 0100
B
0000 0101
B
0000 0001
B
0000 0011
B
0000 0010
B
1001 1111
B
0000 1011
B
1011 1001
B
DS501-00023-1v0-J
5
QQ：2880707522 复制
