富士通半导体
数据表
DS501-00010-7v0-J
メモリ
FRAM
16 K (2 K×8)
ビット
我知道了
2
MB85RC16V
■
概要
MB85RC16Vは,
不揮発性メモリセルを\u0026frac12;成する強誘電\u0026frac12;プロセスとシリコンゲートCMOSプロセスを用いた
2,048ワー
ド
×8
ビット構成の
FRAM （铁电随机存取存储器：
強誘電½ランダムアクセスメモリ
)
です。
MB85RC16V
は
， SRAM
のようにデータバックアップ用バッテリを½用しなくてもデータ保持が可½です。
MB85RC16V
に採用しているメモリセルは書込み
/
読出し動½でバイトあたり最½
10
12
回の耐久性があり
,
ほかの不揮
発性メモリ½品よりも大きく上回ります。
MB85RC16V
では
,
フラッシュメモリや
E
2
舞会
のような長い書込み時間は不要のため
, 1
バイト単＆ frac12 ;での书込みを実
現ています。
したがって
,
ライトビジー状態のような書込み完了待ちシーケンスは必要としません。
■
特長
ビット構成
2
線式シリアルインタフェース
動½周波数
書込み
/
読出し耐性
データ保持特性
動½電源電圧
½消費電力
：
2,048
ワード
× 8
ビット
：
シリアルクロック（ SCL ）とシリアルデータ（ SDA ）の2ポートですべての制御が可＆ frac12 ;
：
兆赫（最大）
1
：
12
回
/
バイト
10
： 年
(
＋
85
°C),
95
年
(
＋
55
°C),
200
年以上
(
＋
35
°C)
10
：
V
5.5 V
3.0
：
動½電源電流
90
μA
（典型值@ 1兆赫）
スタンバイ電流
5
μA
（典型值）
：
40
°C
＋
85
°C
：
プラスチック
SOP ， 8
ピン
(FPT-8P-M02)
本½品は
RoHS指令
指令に適合しています。
- 操＆ frac12 ;电压范围
パッケージ
版权所有 2011-2013富士通半导体有限公司保留所有权利。
2013.12
MB85RC16V
■
端子配列図
（ TOP VIEW ）
NC
1
8
VDD
NC
2
7
WP
NC
3
6
SCL
VSS
4
5
SDA
(FPT-8P-M02)
■
端子機½説明
端子番号
1
3
4
端子名
NC
VSS
機½説明
未½用端子
開放
,
もしくは
， VDD
端子または
VSS
端子に接続してください。
グランド端子
シリアルデータ入出力端子
メモリアドレスやデータを送受信する双方向端子です。複数のデバイスを接続できま
す。出力はオープンドレインになっていますので
,
外部回路にプルアップ抵抗が必要で
す。
シリアルクロック端子
シリアルデータ入出力タイミングのためのクロックを入力する端子です。クロック立上
りでデータを取り込み
,
立下りでデータを出力します。
ライトプロテクト端子
ライトプロテクト端子が
“H”
レベルのとき
,
書込み不可です。“L” レベルのとき
,
すべ
てのメモリ領域が書換え可½です。読出しは
,
ライトプロテクト端子の状態にかかわら
ず常に可½です。ライトプロテクト端子は内部で
VSS
端子にプルダウンされており
,
端
子がオープンの場合は
“L”
レベル
(
書込み可½状態
)
として認識します。
電源電圧端子
5
SDA
6
SCL
7
WP
8
VDD
2
DS501-00010-7v0-J
MB85RC16V
■
ブロックダイヤグラム
シリアル
-
パラレル
コンバータ
ローデコーダ
SDA
メモリアドレスカウンタ
FRAM
アレイ
2,048×8
SCL
WP
コントロール回路
コラムデコーダ
/
センスアンプ
/
ライトアンプ
■
I
2
C（内部集成电路）
MB85RC16V
は
, 2
線式シリアルインタフェース
, I
2
C
バスに対応しており
,
スレーブデバイスとして動½します。
2
C
バ
I
スは
,
通信の½割が
「マスタ」 「スレーブ」
側と
側で明確に異なり
,
マスタ側が制御の主導権を持ちます。
また
,
パーティライン構成が可½となっており
, 1
つのマスタで複数のスレーブデバイスと接続できます。
I
2
C
インタフェースのシステム構成例
VDD
プルアップ抵抗
SCL
SDA
I
2
C
バス
マスタ
I
2
C
バス
MB85RC16V
I
2
C
バス
他スレーブ
DS501-00010-7v0-J
3
MB85RC16V
■
I
2
C
通信の開始と終了
I
2
C
バスは
, 2
線だけで通信を実現するため
， SDA
入力の切換えを
SCL
の状態が
“L”
レベルの期間内に行ってください。
ただし
,
通信の開始と終了については下記のように
SCL
の状態が
“H”
レベルの期間内に
SDA
を切り換えてください。
スタートコンディション
（ START）
I
2
C
バスが
,
読出しまたは書込みの動½を開始するには
， SCL
入力の状態が
“H”
レベルの期間に
， SDA
入力の状態を
“H”
レベルから
“L”
レベルに設定してください。
ストップコンディション
（停止）
I
2
C
バスの通信を終了するには
， SCL
入力の状態が
“H”
レベルの期間に
， SDA
入力の状態を
“L”
レベルから
“H”
レベル
に設定してください。
読出し動½の場合には
,
ストップ コンディションを入力することで読出しが終了し
,
スタンバイ状
態になります。
書込み動½の場合には
,
ストップ コンディション入力で書換えデータの入力が終了し
,
スタンバイ状態に
なります。
スタートコンディション
,
ストップコンディション
SCL
SDA
“H”或“L”的
开始
停止
（注意事项） FRAMデバイスでは书込み动＆ frac12 ;时
,
ストップコンディション後のメモリ書込み待ち時間
(t
WC
)
は必要ありま
せん。
■
アクノリッジ
（ACK ）
I
2
C
では
,
メモリアドレス情報や
,
メモリ情報などのシリアルデータを
8
Типи ＆ frac12 ; дикатора
确认
信号とは
,
この
8
ビットデータごとに
,
正常に送信または受信されたことを示す信号です。
8
ビットの送受信が行われるたび
SCL
の
9
ク
ロック目に
,
受信側が毎回
“L”
レベルを出力します。
送信側では
,
この
9
クロック目で
确认
信号を受信確認するため
,
一
時的にバスを解放します。この解放期間中に
,
受信側では
SDA
ラインにプルダウンを返して通信が正常なことを示しま
す。
SLAVE
側が
的ACK “L”的
レベル応答前または受信前にストップ コンディションを受信した場合
,
動½を終了してスタンバ
イ状態になります。
一方
，从
側は
， NACK “H”的
レベル応答後または受信後にバスを解放状態にします。
主
側は
,
このバス開放期間に
,
ストップ コンディションまたはスタート コンディションを生成します。
アクノリッジのタイミング説明図
SCL
1
2
3
8
9
SDA
确认
开始
送信側は
9
ビット目に
,
必ず
SDA
を解放してください。
このとき受信側は
,
直前
8
ビットの受信が正常ならばプ
ルダウンを出力します
（ ACK
応答
)。
4
DS501-00010-7v0-J
MB85RC16V
■
メモリアドレス構成
MB85RC16V
は
,
メモリアドレスの
11
ビット情報を保存するメモリアドレスバッファを持っています。
字节写入，页写入，随机读取
コマンドでは
,
メモリ上½アドレス
(3
ビット
)
とメモリ下½アドレス
(8
ビット
)
の
入力により計
11
ビットのメモリアドレスを構成し
,
メモリアドレスバッファへの上書き保存とメモリへのアクセスを行
います。
当前地址读
コマンドでは
,
メモリ上½アドレス
(3
ビット
)
の入力と
,
メモリアドレスバッファに保存されてい
たメモリアドレスの下½アドレス
(8
ビット
)
により計
11
ビットのメモリアドレスを構成し
,
メモリアドレスバッファへ
の上書き保存とメモリへのアクセスを行います。
■
デバイスアドレスワード
スタート コンディションに続いて
, 8
ビットのデバイス アドレス ワードを入力します。
この入力で
,
デバイスは
,
読出
しまたは書込み動½のいずれかを決定します。
ただし
,
クロックは必ずマスタが駆動します。
デバイス アドレス ワード
(8
ビット
)
は
,
デバイス コード
(4
ビット
),
влаж ＆ frac12 ; остипри
(3
ビット
） ，读/
写
コード
(1
ビット
)
の
3
コードで構成されます。
デバイスコード
(4
ビット
)
デバイスアドレスワードの上＆ frac12 ;
4
ビットはデバイス タイプを識別するデバイス コードで
,
本½品では
“1010”
で固
定です。
メモリ上½アドレスコード
(3
ビット
)
デバイスコードに続けてメモリ上＆ frac12 ;アドレスコードを入力します。
本デバイスでは外部端子設定によるスレーブアド
レスの選択は行いません。
3
ビットは
,
スレーブアドレスの設定ビットではなく
,
メモリアドレスの上½
3
ビット設定用
本
のビットとなります。
·读/写コード
(1
ビット
)
デバイス アドレス ワードの
8
ビット目は
， R / W （读/写）
コードです入力の场合は书込み动＆ frac12 ;
, “1”
入力の場合
“0”
は読出し動½です。
なお，デバイスコードが「1010」でない场合は，読出し/书込み动＆ frac12 ;に入らずスタンバイ状态のままです。
デバイスアドレスワード
开始
SCL
1
2
3
4
5
6
7
8
9
1
2
..
确认
SDA
S
1
0
1
0
A2
A1
A0
读/写
A
..
マスタからのアクセス
スレーブからのアクセス
デバイスコード
メモリ上½
アドレス コード
读/写
コード
S
スタートコンディション
A
ACK （ SDA
が
“L”
レベル
)
DS501-00010-7v0-J
5
QQ：2880707522 复制
