添加收藏夹  设为首页  深圳服务热线:13692101218  13751165337
51电子网联系电话:13692101218
位置:首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第2362页 > MB82DP04184E-65LTBG
富士通半导体
数据表
DS05-11447-1E
手机内存FCRAM
TM
CMOS
64M位(4M字
×
16位)的
手机专用内存
MB82DP04184E
-65L
描述
富士通MB82DP04184E是一个CMOS快速循环随机存储器( FCRAM * )异步
静态随机存取存储器( SRAM)的接口含有67108864存储器中的16位格式访问。
这MB82DP04184E适合于移动应用,如蜂窝手机和PDA 。
*: FCRAM是富士通有限公司,日本的注册商标。
特点
异步SRAM接口
快速访问时间:吨
AA
= t
CE
= 65 ns(最大值)
8个字第接入能力:吨
PAA
= 20 ns(最大值)
低电压工作条件: V
DD
= 2.6 V至3.1 V
宽工作温度:T已
A
= 0
°C
to
+
70
°C
由LB和UB字节控制
低功耗:我
DDA1
= 40 mA最大
I
DDS1
= 200
A
最大
各种省电模式:睡眠
8M比特的部分
16M位偏
出货形式:外延片,芯片, 71球FBGA封装胶
主要技术指标
参数
访问时间(最大)(T
CE
, t
AA
)
工作电流(最大值) (我
DDA1
)
待机电流(最大值) (我
DDS1
)
掉电电流(最大值) (我
DDPS
)
MB82DP04184E-65L
65纳秒
40毫安
200
A
10
A
2007富士通有限公司保留所有权利
MB82DP04184E
-65L
引脚分配
( TOP VIEW )
A
B
C
D
E
F
G
H
J
K
L
M
8
7
6
5
4
3
2
1
NC
NC
NC
NC
A
11
A
8
WE
DU
LB
A
15
A
12
A
19
CE2
DU
UB
A
6
A
3
A
21
A
13
A
9
A
20
DU
A
18
A
5
A
2
NC
A
14
A
10
A
16
NC
DQ
6
NC
DQ
15
V
SS
DQ
7
DQ
14
DQ
5
NC
DQ
11
DQ
2
DQ
8
NC
NC
NC
NC
DQ
13
DQ
12
DQ
4
DQ
3
V
DD
V
DD
DQ
10
DQ
0
CE1
A
17
A
4
A
1
DQ
1
V
SS
A
0
DQ
9
OE
NC
NC
NC
NC
A
7
NC
NC
NC
NC
(BGA-71P-M03)
引脚说明
引脚名称
A
21
到A
0
CE1
CE2
WE
OE
LB
UB
DQ
7
到DQ
0
DQ
15
到DQ
8
V
DD
V
SS
NC
地址输入
芯片使能1 (低电平有效)
芯片使能2 (高活性)
写使能(低电平有效)
输出使能(低电平有效)
低字节控制(低电平有效)
高字节控制(低电平有效)
低字节数据的输入/输出
高字节数据输入/输出
电源电压
无连接
描述
2
MB82DP04184E
-65L
框图
V
DD
V
SS
A
21
到A
0
地址
LATCH
&放大器;
卜FF器
ROW
解码器
记忆细胞
ARRAY
67108864位
DQ
7
到DQ
0
I / O数据
卜FF器
DQ
15
到DQ
8
输入数据
LATCH
&放大器;控制
感/开关
输出数据
控制
列解码器
地址锁存
&放大器;
卜FF器
CE2
动力
控制
CE1
WE
LB
UB
OE
定时控制
3
MB82DP04184E
-65L
功能真值表
模式
待机(取消)
输出禁用*
1
输出禁用(不读)
阅读(高字节)
H
阅读(低字节)
阅读(字)
不写
写(高字节)
L
写(低字节)
写(字)
断电*
2
L
X
X
X
H*
4
L
L
X
H
L
X
有效
有效
X
输入有效
无效
H
L
L
L
L
H
H
H
L
H
L
有效
有效
有效
有效
CE2
H
CE1
H
WE
X
H
OE
X
H
LB
X
X
H
H
UB
X
X
H
L
A
21
到A
0
X
*3
有效
有效
DQ
7
to
DQ
0
高-Z
高-Z
高-Z
高-Z
产量
有效
产量
有效
无效
无效
DQ
15
to
DQ
8
高-Z
高-Z
高-Z
产量
有效
高-Z
产量
有效
无效
输入有效
输入有效输入有效
高-Z
高-Z
注:L = V
IL
,H = V
IH
中,X可以是V
IL
或V
IH
,高Z =高阻抗
* 1 :如果不能保持这种逻辑条件长于1
s.
* 2 :省电模式可从待机状态下输入,所有的DQ引脚处于高阻状态。
数据保留取决于掉电程序的选择。请参阅“ ■关机”的细节。
* 3 :既可以是V
IL
或V
IH
但必须是之前读取或写入有效。
* 4 : OE可以是V
IL
写操作时,如果满足以下条件;
( 1 )写脉冲由CE1启动。请参阅“ ( 12 )读/写时序1-1 ( CE1控制) ”中的“ ■时序
图“ 。
( 2 ) OE保持V
IL
在写周期。
4
MB82DP04184E
-65L
掉电
掉电
掉电低功耗空闲状态下, CE2控制。 CE2低驱动器件在掉电模式
只要CE2保持低保持低功率空闲状态。 CE2高恢复从断电装置
模式。
该器件具有三种省电模式,睡眠模式, 8M比特的部分和16M位的部分。电源的选择
断模式可以通过一系列的读/写操作进行编程。每种模式都有以下数据保留
功能。
模式
数据保留
保留地址
睡眠(默认)
8M比特的部分
16M位偏
No
8M BITS
16M BITS
不适用
000000H到07FFFFH
000000H到0FFFFFH
默认状态是睡眠,这是最低的功耗,但一旦CE2是把所有数据都将丢失
以低功率下降。编程到睡眠后上电模式不要求。
掉电程序序列
该程序需要具有独特的地址和数据的总6的读/写操作。该设备应在
待机模式中的每一个之间的间隔的读/写操作。下面的表显示了详细的序列。
循环#
手术
地址
数据
1st
2nd
3rd
4th
5th
6th
3FFFFFh (MSB)
3FFFFFh
3FFFFFh
3FFFFFh
3FFFFFh
3FFFFFh
读数据( RDA )
RDA
RDA
FFFFH
关键数据
FFFFH
在第一个周期是从最显著地址(MSB )来读取。
在第二和第三周期是写入到MSB 。如果第二或第三周期被写入到不同的地址,
该程序将被取消,并写入由第二或第三循环中的数据是有效的,一个正常的写入动作。
建议写回由第一周期到MSB读取数据( RDA) ,以确保数据的安全。
第四到第六周期是写入到MSB 。第四和第六周期的数据必须是“ FFFFh时”和数据
第五个周期的特定数据键模式选择。如果在第四至第六个周期被写入到不同的地址,
该程序也将被取消,但写数据可能不会被写为正常的写入动作。
一旦该程序序列是从一个局部模式中执行的其他部分模式下,写入数据存储
在存储单元阵列可能会丢失。因此,这个程序应该先于普通读/写执行
如果局部断电模式时的操作。
关键数据
数据关键有以下格式。
模式
睡眠(默认)
8M比特的部分
16M位偏
数据
DQ
15
到DQ
2
1
1
1
DQ
1
1
0
0
DQ
0
1
1
0
十六进制
FFFFH
FFFDH
FFFCH
5
查看更多MB82DP04184E-65LTBGPDF信息
推荐型号
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    QQ: 点击这里给我发消息 QQ:2881677436 复制 点击这里给我发消息 QQ:2881620402 复制

    电话:18922805453
    联系人:连
    地址:福田区华强北路1019号华强广场D座23楼

    MB82DP04184E-65LTBG
    -
    -
    -
    -
    终端采购配单精选

    QQ: 点击这里给我发消息 QQ:2880707522 复制 点击这里给我发消息 QQ:2369405325 复制

    电话:0755-82780082
    联系人:杨小姐
    地址:深圳市福田区振兴路156号上步工业区405栋3层

    MB82DP04184E-65LTBG
    -
    -
    -
    -
    终端采购配单精选

查询更多MB82DP04184E-65LTBG供应信息

深圳市碧威特网络技术有限公司
 复制成功!