富士通半导体
数据表
DS05-11432-1E
手机内存FCRAM
TM
CMOS
64男位（4M字× 16位）
手机专用内存
MB82DBS04163C
-70L
■
描述
富士通MB82DBS04163C是一个CMOS快速循环随机存储器（ FCRAM * ）异步
静态随机存取存储器（ SRAM）的接口含有67108864存储器中的16位格式访问。
MB82DBS04163C使用的是富士通FCRAM先进的核心技术，并利用在提高整合
相较于普通的SRAM 。
该MB82DBS04163C采用异步页模式和同步突发模式实现快速内存访问
如用户可配置的选项。
这MB82DBS04163C适合于移动应用，如蜂窝手机和PDA 。
* ： FCRAM是日本富士通株式会社的商标。
■
产品阵容
参数
访问时间（最大）（T
CE
, t
AA
)
从CLK访问时间（最大） （T
AC
)
工作电流（最大值） （我
DDA1
)
待机电流（最大值） （我
DDS1
)
掉电电流（最大值） （我
DDPS
)
MB82DBS04163C-70L
70纳秒
10纳秒
35毫安
90
A
10
A
RL
=
6, 5
T
A
≤ +
40
°C
■
特点
异步SRAM接口
快速访问时间：吨
CE
= 70 ns（最大值）
8个字第接入能力：吨
PAA
= 20 ns（最大值）
突发读/写访问能力：吨
AC
= 10 ns（最大值）
低电压工作条件： V
DD
= 1.7 V至1.95 V
宽工作温度：T已
A
= -30 ° C至+85°C
由LB和UB字节控制
低功耗：我
DDA1
= 35 mA最大
I
DDS1
= 90
A
MAX （
T
A
≤ +
40
°C )
各种省电模式：睡眠
8 M位偏
16 M位偏
出货形式：晶圆/芯片
MB82DBS04163C-
70L
■
引脚说明
引脚名称
A
21
到A
0
CE1
CE2
WE
OE
LB
UB
CLK
ADV
等待
DQ
8
到DQ
1
DQ
16
到DQ
9
V
DD
V
SS
地址输入
芯片使能1 （低电平有效）
芯片使能2 （高活性）
写使能（低电平有效）
输出使能（低电平有效）
低字节控制（低电平有效）
高字节控制（低电平有效）
时钟输入
地址有效输入（低电平有效）
等待输出
低字节数据的输入/输出
高字节数据输入/输出
电源电压
地
描述
注：请参阅" ■包的工程SAMPLES"为FBGA封装的额外引脚说明
供应量。
■
框图
V
DD
V
SS
A
21
到A
3
A
2
到A
0
地址
LATCH &
卜FF器
控制器
X控制器
模式
调节器
BURST
地址
计数器
地址
调节器
内存
CORE
调节器
内存
CELL
ARRAY
67108864位
CE2
CE1
ADV
WE
OE
LB
UB
CLK
等待
DQ
16
到DQ
9
DQ
8
到DQ
1
命令
解码器
读
AMP
写
AMP
BURST
调节器
公共汽车
调节器
并行
串行
串行
到并行
转换转换
变流器
I / O
卜FF器
2
MB82DBS04163C-
70L
■
功能真值表
1.异步操作（页面模式）
模式
待机
（取消选择）
输出禁用*
1
输出禁用
（不读）
阅读（高字节）
阅读（低字节）
阅读（字）
页面读取
不写
写（高字节）
写（低字节）
写（字）
断电*
2
L
X
H
L
CE2 CE1 CLK ADV
H
H
X
X
X
X
X
X
X
X
X
X
X
X
X
*3
*3
*3
*3
*3
*3
*3
*3
*3
*3
X
X
X
L
H*
4
H
L
WE
X
H
OE
X
H
LB
X
X
H
H
L
L
L / H
H
H
L
L
X
UB
A
21
到A
0
DQ
8
到DQ
1
DQ
16
到DQ
9
X
X
H
L
H
L
L / H
H
L
H
L
X
X
*5
有效
有效
有效
有效
有效
有效
有效
有效
有效
X
高-Z
高-Z
高-Z
高-Z
产量
有效
产量
有效
*6
无效
无效
输入
有效
输入
有效
高-Z
高-Z
高-Z
高-Z
产量
有效
高-Z
产量
有效
*6
无效
等待
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
输入有效的高阻
无效
高-Z
输入有效的高阻
高-Z
高-Z
注：L = V
IL
，H = V
IH
中，X可以是V
IL
或V
IH
，高Z =高阻抗
* 1 ：如果不能保持这种逻辑条件长于1
s.
* 2 ：省电模式可从待机状态下输入，所有的输出都在高阻状态。
数据保留取决于局部尺寸的选择了关机程序。
请参阅"Power Down"在" ■功能DESCRIPTION"的细节。
* 3： "L"为地址通过和"H"为地址锁存器上ADV的上升沿。
* 4 ： OE可以是V
IL
写操作时，如果满足以下条件;
（ 1 ）写脉冲由CE1启动。见" （ 14 ）异步读/写时序1-1 （ CE1控制） "中
" ■时序DIAGRAMS" 。
（ 2 ） OE保持V
IL
在写周期。
* 5 ：既可以是V
IL
或V
IH
但必须是之前读取或写入有效。
* 6 ：输出上和下一个字节的数据是有效或高阻抗取决于在LB和UB输入的电平。
3
MB82DBS04163C-
70L
2.同步操作（突发模式）
模式
待机（取消）
起始地址锁存器*
1
推进突发读
到下一个地址*
1
突发读
暂停*
1
推进突发写
到下一个地址*
1
突发写入暂停*
1
终止突发读
终止突发写
断电*
2
L
X
L
CE2 CE1 CLK ADV我们
H
X
*
3
OE
X
X*
4
L
LB
X
UB
A
21
到A
0
DQ
8
到DQ
1
DQ
16
到DQ
9
X
X
VALID *
7
高-Z
高Z *
8
产量
VALID *
9
高-Z
高-Z
高Z *
8
产量
VALID *
9
高-Z
输入
VALID *
10
输入
无效
高-Z
高-Z
高-Z
等待
高-Z
高Z *
11
产量
有效
高*
12
高*
13
高*
12
高-Z
高-Z
高-Z
X
X
X*
4
*
3
H
*
3
H
H
X*
6
X*
6
X
H
H*
5
H
X
X
X
X
H
X
X
X
X
输入
无效
高-Z
高-Z
高-Z
H
L*
5
*
3
*
3
输入
VALID *
10
X
X
X
注：L = V
IL
，H = V
IH
中，X可以是V
IL
或V
IH
,
高Z =高阻抗
*1
*2
=有效边沿，
=低脉冲的上升沿，
：如果不能保持这种逻辑条件超过4
s.
：掉电模式可从待机状态进入，所有的输出都在高阻状态。
数据保留取决于局部尺寸的选择了关机程序。
请参阅"Power Down" “ ■功能说明”的详细信息。
：有效时钟边沿应在上升沿或通过CR集下降沿设置。 CLK必须启动并稳定
之前的存储器存取。
：既可以是V
IL
或V
IH
除了案件的双方OE和WE为V
IL
.
禁止OE带来的两个和WE到V
IL
.
：当设备在"WE单个时钟脉冲Control"模式下，我们是不小心一次写操作
由WE低脉冲在写有地址锁存一起访问一开始确定的。突发写
暂停功能不"WE单个时钟脉冲Control"模式的支持。
：既可以是V
IL
或V
IH
但必须是有效的前读或写操作决定。而一旦LB和UB输入
级别被确定时，它们不能被改变，直到脉冲串的结束。
：一旦有效地址确定后，输入地址不能在ADV = L改变
：如果OE = L ，输出或者是无效的或高Z取决于在LB和UB输入的电平。如果我们= 1，输入
无效的。如果OE = WE = H ，输出为高阻。
：输出是有效或高阻抗取决于在LB和UB输入的电平。
*3
*4
*5
*6
*7
*8
*9
* 10 ：输入是有效或无效的视在LB和UB输入的电平。
* 11：输出或者是高Z或无效取决于OE和WE输入的电平。
* 12 ：请从上一个周期的水平，除了最后一个数据暂停的。请参阅"WAIT输出Function"在
" ■功能DESCRIPTION"的细节。
* 13 ： WAIT输出在突发写入操作驱动高的水平。
4
MB82DBS04163C-
70L
■
状态图
初始/待机状态
异步操作
（页面模式）
动力
Up
同步操作
（突发模式）
暂停时间
动力
下
CE2 = H
CR套装
@M = 1
@M = 0
常见的状态
CE2 = H
@RP = 1
动力
下
CE2 = L
待机
CE2 = H
@RP = 0
待机
CE2 = L
异步操作
CE2 CE1 = = H
待机
CE1 = L
CE1 = H
CE1 = H
CE1 = L &
WE = L
CE1 = L &
OE = L
CE1 = H
OE = L
字节
控制
写
产量
关闭
WE = H
WE = L
OE = H
地址变更
或字节控制
读
字节控制@OE = L
同步操作
CE2 CE1 = = H
待机
CE1 = H
CE1 = H
CE1 = H
写
暂停
WE = L
CE1 = H
读
暂停
OE = L
WE = H
CE1 = L时，
ADV低脉冲，
& WE = L
CE1 = L时，
ADV低脉冲，
& OE = L
OE = H
ADV低脉冲
写
ADV低脉冲
（ @BL = 8或16 ，而爆裂之后
操作完成）
读
ADV低脉冲
注：假设所有的交流特性指定的参数是满意的。请参阅" ■功能
DESCRIPTION" ， "2. AC Characteristics"在" ■电气CHARACTERISTICS"和" ■时序DIA-
GRAMS"了解详细信息。
5
QQ：2880707522 复制
