19-2915 ;转1 ; 10/03
KIT
ATION
EVALU
E
BL
AVAILA
超低功耗，高Dynamic-
性能方面， 22Msps模拟前端
概述
特点
o
集成双通道8位ADC和双10位DAC
o
超低功耗
42MW在f
CLK
= 22MHz （收发器模式）
34MW在f
CLK
= 15.36MHz （收发器模式）
低电流待机和关机模式
o
出色的动力性能
48.5分贝SINAD在f
IN
= 5.5MHz的（ADC）的
71.7分贝SFDR在f
OUT
= 2.2MHz的（ DAC ）
o
出色的增益/相位匹配
±0.1°
相，
±0.03dB
增益在f
IN
= 5.5MHz的（ADC）的
o
内部/外部基准选择
o
+ 1.8V至+ 3.3V数字输出电平（ TTL / CMOS
兼容）
o
多路并行数字输入/输出
通道ADC / DAC
o
微型48引脚薄型QFN封装（7毫米
7mm)
o
可提供评估板（订购MAX5865EVKIT ）
MAX5864
在MAX5864超低功耗，高度集成的模拟
前端是理想的便携式通信设备
如手机，PDA， WLAN以及3G无线termi-
良。在MAX5864集成了双路8位接收ADC
和双10位发送DAC，提供高
共青动态性能的超低功耗。 ADC的
模拟IQ输入放大器为全差分结构
接受1V
P-P
满量程信号。典型的I-Q信道
相匹配是
±0.1°
和幅度匹配
±0.03dB.
该ADC具有48.5分贝SINAD和69dBc
在f的无杂散动态范围（ SFDR ）
IN
= 5.5MHz的和
f
CLK
= 22Msps 。 DAC的模拟I- Q输出完全
差速器
±400mV
满量程输出，以及1.4V的COM
共模电平。典型的I -Q通道相位匹配
±0.15°
和幅度匹配
±0.05dB.
这些DAC还
配备双10位分辨率， 71.7dBc SFDR和
57分贝SNR在f
OUT
= 2.2MHz的和f
CLK
= 22MHz 。
ADC和DAC同时，也可以独立运行
dently对于频分双工（FDD）和时间divi-
锡安双工（ TDD ）模式。 3线串行接口
控制操作的断电和收发器模式
化。典型工作功率为42MW ，在f
CLK
=
22Msps的ADC和DAC同时工作
ously在收发模式。该MAX5864具有一个
内部的1.024V参考电压是稳定在
整个电源电压范围和温度
范围内。在MAX5864工作在+ 2.7V至+ 3.3V模拟
登录电源+ 3.3V数字I / O电源和+ 1.8V
供应逻辑兼容。静态电流
5.6毫安处于空闲模式， 1μA关断模式。该
MAX5864是工作在扩展级（-40° C至+ 85°C ）
温度范围，提供48引脚薄型QFN封装
封装。
工作原理图
IA +
IA-
QA +
QA-
ADC
ADC
产量
MUX
ADC
CLK
DA0–DA7
应用
窄带/宽带CDMA手机
和掌上电脑
固定/移动宽带无线调制解调器
3G无线终端
ID +
ID-
QD +
DAC
DAC
输入
MUX
DAC
DD0–DD9
订购信息
部分
MAX5864ETM
MAX5864E/D
温度范围
-40 ° C至+ 85°C
-40 ° C至+ 85°C
PIN- PACKAGE
48薄型QFN -EP *
（采用7mm x 7mm ）
骰子**
QD-
REFP
COM
REFN
REFIN
ref和
BIAS
串行
接口
和系统
控制
DIN
SCLK
CS
* EP
=裸露焊盘。
**联系
工厂骰子规格。
引脚配置在数据资料的最后。
MAX5864
________________________________________________________________
Maxim Integrated Products版权所有
1
对于定价，交付和订购信息，请联系美信/达拉斯直接！在
1-888-629-4642 ，或访问Maxim的网站www.maxim-ic.com 。
超低功耗，高动态
性能方面， 22Msps模拟前端
MAX5864
绝对最大额定值
V
DD
到GND ， OV
DD
到OGND ................................- 0.3V至+ 3.3V
GND到OGND ............................................... ........- 0.3V至+ 0.3V
IA + ， IA- ， QA + ， QA- ， ID + ID- ， QD + QD- ， REFP ， REFN ，
REFIN ， COM至GND ..............................- 0.3V至（V
DD
+ 0.3V)
DD0 - DD9 ， SCLK ， DIN ，
CS ，
CLK ，
DA0 - DA7到OGND .............................- 0.3V至（ OV
DD
+ 0.3V)
连续功率耗散（T
A
= +70°C)
48引脚薄型QFN封装（减免26.3mW / ° C以上+ 70 ° C） .......... 2.1W
热阻
θ
JA
.................................................+38°C/W
工作温度范围...........................- 40 ° C至+ 85°C
结温................................................ ...... + 150°C
存储温度范围.............................- 60 ° C至+ 150°C
焊接温度（焊接， 10秒） ............... + 300℃
超出“绝对最大额定值”，强调可能会造成永久性损坏设备。这些仅仅是极限参数和功能
该设备在这些或超出了规范的业务部门所标明的任何其他条件，操作不暗示。接触
绝对最大额定值条件下工作会影响器件的可靠性。
电气特性
(V
DD
= 3V ， OV
DD
= 1.8V ，内部参考电压（ 1.024V ） ，C
L
≈
10pF的所有数字输出，女
CLK
= 22MHz ， ADC输入幅度= -0.5dBFS ，
DAC输出幅度= 0dBFS相对应，差分输入ADC ， DAC差分输出，C
REFP
= C
REFN
= C
COM
= 0.33μF ， XCVR模式，除非
另有说明。典型值是在T
A
= + 25 ℃，除非另有说明。 ） （注1）
参数
电源要求
模拟电源电压
输出电源电压
V
DD
OV
DD
ADC的工作模式，女
IN
= 5.5MHz时，女
CLK
=
22MHz ， DAC工作模式，女
OUT
= 2.2MHz的
ADC的工作模式，女
IN
= 5.5MHz时，女
CLK
=
15.36MHz ， DAC工作模式，女
OUT
=
2.2MHz
ADC的工作模式（RX ），F
IN
= 5.5MHz时，
f
CLK
= 15.36MHz ，关闭DAC ， DAC的数字
输入零或DV
DD
V
DD
电源电流
DAC工作模式（TX） ，女
OUT
= 2.2MHz的，
f
CLK
= 15.36MHz ， ADC关闭
待机模式下， DAC的数字输入和CLK
在零或OV
DD
空闲模式下， DAC处于零数字输入或
OV
DD
, f
CLK
= 22MHz
关断模式下，数字输入和CLK在
零或OV
DD
,
CS
= 0V
DD
ADC的工作模式，女
IN
= 5.5MHz时，女
CLK
=
22MHz ， DAC工作模式，女
OUT
= 2.2MHz的
OV
DD
电源电流
空闲模式下， DAC处于零数字输入或
OV
DD,
f
CLK
= 22MHz
关断模式下， DAC的数字输入和
CLK在零或OV
DD
,
CS
= 0V
DD
1
2.3
20.6
A
1
2.7
1.8
14
3.0
3.3
V
DD
16.5
V
V
符号
条件
民
典型值
最大
单位
11.4
8.25
mA
8
2.0
6.7
A
mA
2
_______________________________________________________________________________________
超低功耗，高动态
性能方面， 22Msps模拟前端
电气特性（续）
(V
DD
= 3V ， OV
DD
= 1.8V ，内部参考电压（ 1.024V ） ，C
L
≈
10pF的所有数字输出，女
CLK
= 22MHz ， ADC输入幅度= -0.5dBFS ，
DAC输出幅度= 0dBFS相对应，差分输入ADC ， DAC差分输出，C
REFP
= C
REFN
= C
COM
= 0.33μF ， XCVR模式，除非
另有说明。典型值是在T
A
= + 25 ℃，除非另有说明。 ） （注1）
参数
ADC的直流精度
决议
积分非线性
微分非线性
偏移误差
增益误差
DC增益匹配
失调匹配
增益温度COEF网络cient
电源抑制
ADC的模拟输入
差分输入范围内
输入共模电压
范围
输入阻抗
ADC的转换速率
最大时钟频率
数据延迟
ADC的动态特性
（注3）
信噪比
信号与噪声和失真
比
无杂散动态范围
第三谐波失真
互调失真
三阶互调
失真
总谐波失真
SNR
SINAD
SFDR
HD3
IMD
IM3
THD
f
IN
= 5.5MHz的
f
IN
= 11MHz
f
IN
= 5.5MHz的
f
IN
= 11MHz
f
IN
= 5.5MHz的
f
IN
= 11MHz
f
IN
= 5.5MHz的
f
IN
= 11MHz
f
1
= 2MHz的， -7dBFS ; F
2
= 2.01MHz ， -7dBFS
f
1
= 2MHz的， -7dBFS ; F
2
= 2.01MHz ， -7dBFS
f
IN
= 5.5MHz的
f
IN
= 11MHz
58
46.5
47
48.6
48.6
48.5
48.5
69
71.5
-70.3
-75.5
-64
-67
-68.2
-68
-57
dB
dB
dBc的
dBc的
dBc的
dBc的
dBc的
f
CLK
（注2 ）
通道I
渠道Q
5
5.5
22
兆赫
时钟
周期
R
IN
C
IN
开关式电容器负载
V
ID
差分或单端输入
±0.512
V
DD
/ 2
245
5
V
V
k
pF
PSRR
偏移误差（V
DD
±5%)
增益误差（V
DD
±5%)
INL
DNL
无漏失码温
残留的直流偏移误差
包括引用错误
8
±0.15
±0.15
±0.24
±0.77
±0.03
±3
±59
±0.2
±0.07
±5
±5
±0.25
位
最低位
最低位
％ FS
％ FS
dB
最低位
PPM /°C的
最低位
符号
条件
民
典型值
最大
单位
MAX5864
_______________________________________________________________________________________
3
超低功耗，高动态
性能方面， 22Msps模拟前端
MAX5864
电气特性（续）
(V
DD
= 3V ， OV
DD
= 1.8V ，内部参考电压（ 1.024V ） ，C
L
≈
10pF的所有数字输出，女
CLK
= 22MHz ， ADC输入幅度= -0.5dBFS ，
DAC输出幅度= 0dBFS相对应，差分输入ADC ， DAC差分输出，C
REFP
= C
REFN
= C
COM
= 0.33μF ， XCVR模式，除非
另有说明。典型值是在T
A
= + 25 ℃，除非另有说明。 ） （注1）
参数
小信号带宽
大信号带宽
孔径延迟
孔径抖动
过驱动恢复时间
ADC INTERCHANNEL特性
串扰抑制
幅度匹配
相匹配
DAC的DC精度
决议
积分非线性
微分非线性
零刻度误差
满量程误差
DAC的动态性能
DAC转换率
噪音超过奈奎斯特
噪声功率输出带外
密度
相邻通道功率比
毛刺脉冲
无杂散动态范围
总谐波失真
（奈奎斯特）
信噪比
（奈奎斯特）
DAC至DAC输出隔离
增益之间不匹配的DAC
输出
DAC之间的相位失配
输出
SFDR
THD
SNR
f
CLK
= 22MHz
f
OUT
= 2.2MHz的
60
f
CLK
= 15.36MHz F
OUT
= 200kHz的
f
CLK
= 22MHz ，女
OUT
= 2.2MHz的
f
CLK
= 22MHz ，女
OUT
= 2.2MHz的
N
D
N
O
ACPR
（注2 ）
f
OUT
= 2.2MHz的，女
CLK
= 22MHz
f
OUT
= 1.2MHz的，女
CLK
= 15.36MHz ，偏移=
10MHz
WCDMA在偏移= 5MHz时，女
CLK
=
15.36Msps
-128.4
-131.5
57
10
71.7
72.5
-70
57
-59
22
MSPS
dBc的/赫兹
dBc的/赫兹
dB
PVS
dBc的
dB
dB
N
INL
DNL
保证单调性
残留的直流偏移
包括引用错误
-35
10
±1
±0.5
±3
+35
位
最低位
最低位
最低位
最低位
f
INX
= 5.5MHz时，在-0.5dBFS ，女
INY
=在0.3MHz
-0.5dBFS （注5 ）
f
IN
= 5.5MHz时，在-0.5dBFS （注6 ）
f
IN
= 5.5MHz时，在-0.5dBFS （注6 ）
-75
±0.03
±0.1
dB
dB
度
1.5
×
满量程输入
符号
SSBW
FBW
A
IN
= -20dBFS
A
IN
= -0.5dBFS
条件
民
典型值
440
440
3.3
2.7
2
最大
单位
兆赫
兆赫
ns
ps
RMS
ns
DAC INTERCHANNEL特性
f
OUTX ，Y
= 2.2MHz的，女
OUTX ，Y
=的2.0MHz
f
OUT
= 2.2MHz的，女
CLK
= 22MHz
f
OUT
= 2.2MHz的，女
CLK
= 22MHz
80
±0.05
±0.15
dB
dB
度
4
_______________________________________________________________________________________
超低功耗，高动态
性能方面， 22Msps模拟前端
电气特性（续）
(V
DD
= 3V ， OV
DD
= 1.8V ，内部参考电压（ 1.024V ） ，C
L
≈
10pF的所有数字输出，女
CLK
= 22MHz ， ADC输入幅度= -0.5dBFS ，
DAC输出幅度= 0dBFS相对应，差分输入ADC ， DAC差分输出，C
REFP
= C
REFN
= C
COM
= 0.33μF ， XCVR模式，除非
另有说明。典型值是在T
A
= + 25 ℃，除非另有说明。 ） （注1）
参数
DAC的模拟输出
满量程输出电压
输出共模范围
ADC ， DAC INTERCHANNEL特性
ADC ， DAC隔离
ADC ， DAC时序特性
CLK上升到I- ADC通道-I
输出数据有效
CLK秋季到Q- ADC通道-Q
输出数据有效
I- DAC数据以CLK秋季设置
时间
Q- DAC数据以CLK崛起设置
时间
CLK秋天到I- DAC数据保持时间
CLK上升到Q- DAC数据保持时间
时钟占空比
CLK的占空比变化
数字输出上升/下降时间
的下降沿
CS
为上升沿
第一时间SCLK
DIN到SCLK建立时间
DIN到SCLK保持时间
SCLK脉冲宽高
SCLK脉冲宽度低
SCLK周期
SCLK为
CS
建立时间
CS
高脉冲宽度
20 ％至80％
串行接口时序特性
t
CSS
t
DS
t
DH
t
CH
t
CL
t
CP
t
CS
t
CSW
图5 （注4 ）
图5 （注4 ）
图5 （注4 ）
图5 （注4 ）
图5 （注4 ）
图5 （注4 ）
图5 （注4 ）
图5 （注4 ）
从关机到接收模式，如图6 ， ADC
稳定到内1分贝
关闭唤醒时间
t
之后， SD
从关机到的Tx模式，图6， DAC
稳定到在1 LSB误差
10
10
0
25
25
50
0
80
ns
ns
ns
ns
ns
ns
ns
ns
t
DOI
t
DOQ
t
DSI
t
DSQ
t
DHI
t
DHQ
图3 （注4 ）
图3 （注4 ）
图4 （注4 ）
图4 （注4 ）
图4 （注4 ）
图4 （注4 ）
10
10
0
0
50
±15
2.6
7.4
6.9
9
9
ns
ns
ns
ns
ns
ns
%
%
ns
ADC F
INI
= f
INQ
= 5.5MHz时， DAC F
OUTI
=
f
OUTQ
= 2.2MHz的，女
CLK
= 22MHz
75
dB
V
FS
1.29
±400
1. 5
mV
V
符号
条件
民
典型值
最大
单位
MAX5864
模式恢复时序特性
20
s
40
_______________________________________________________________________________________
5
QQ：2881677436 复制
