19-4774 ;转1 ; 4/99
+ 3.3V ， 622Mbps的， SDH / SONET 8 ： 1串行器
带有时钟合成及TTL输入
概述
该MAX3690串行器是理想的把8比特
宽， 77Mbps并行数据到622Mbps的串行数据
ATM和SDH / SONET应用。从操作
+ 3.3V单电源，该器件接受TTL时钟
数据输入，并提供了一个3.3V的差分PECL serial-
数据输出。完全集成的PLL合成一个跨
从低速晶振最终622MHz串行时钟
参考时钟（ 77.76MHz ， 51.84MHz ， 38.88MHz或） 。
该MAX3690是可用的扩展工业级
温度范围在32引脚TQFP （ -40 ° C至+ 85°C ）
封装。
____________________________Features
o
可选择的参考时钟频率：
77.76MHz ， 51.84MHz ， 38.88MHz或
o
+ 3.3V单电源
o
77Mbps （ 8位）并行，以622Mbps的串行
转变
o
时钟合成为622Mbps的串行数据
o
200mW的功率
o
TTL并行时钟和数据输入
o
差分PECL 3.3V串行数据输出
MAX3690
________________________Applications
622Mbps的SDH / SONET传输系统
622Mbps的ATM / SONET接入节点
添加/插复用器
数字交叉连接
部分
MAX3690ECJ
订购信息
TEMP 。 RANGE
-40 ° C至+ 85°C
PIN- PACKAGE
32 TQFP
引脚配置在数据资料的最后。
典型工作电路
38.88MHz TTL水晶
参考
V
CC
= +3.3V
PCLKI
PD0
PD1
PD2
PD3
PD4
PD5
PD6
PD7
PCLKO
RCLK
V
CC
CKSET
1F
1F
架空
GENERATION
MAX3690
FIL +
滤波器
GND
SD-
SD +
V
CC
= +3.3V
130
130
V
CC
= +3.3V
MAX3668
82
这个符号表现的传输线
特性阻抗（Z
0
= 50).
82
________________________________________________________________
Maxim Integrated Products版权所有
1
免费样品&最新文献： http://www.maxim-ic.com ，或电话1-800-998-8800 。
对于小批量订货，电话1-800-835-8769 。
+ 3.3V ， 622Mbps的， SDH / SONET 8 ： 1串行器
带有时钟合成及TTL输入
MAX3690
绝对最大额定值
终端电压（相对于GND ）
V
CC
.................................................. .....................- 0.5V至+ 5V
所有的输入，滤波器， FIL + ， PCLKO .................- 0.5V至（V
CC
+ 0.5V)
输出电流
PECL输出（ ± SD ） ............................................ ........... 50毫安
连续功率耗散（T
A
= +85°C)
TQFP （减免10.2mW / ° C以上+ 85°C ） ..................... 663mW
工作温度范围...........................- 40 ° C至+ 85°C
存储温度范围.............................- 60 ° C至+ 160°C
焊接温度（焊接， 10秒） ............................. + 300℃
超出“绝对最大额定值”，强调可能会造成永久性损坏设备。这些仅仅是极限参数和功能
该设备在这些或超出了规范的业务部门所标明的任何其他条件，操作不暗示。接触
绝对最大额定值条件下工作会影响器件的可靠性。
DC电气特性
(V
CC
= + 3.0V至+ 3.6V ， PECL负载= 50Ω± 1％ （V
CC
- 2V ） ，T
A
= -40° C到+ 85 ℃，除非另有说明。典型值是在
V
CC
= + 3.3V ，T
A
= +25°C.)
参数
电源电流
CKSET输入电流
PECL输出（ ± SD ）
输出高电压
输出低电压
V
OH
V
OL
T
A
= 0 ° C至+ 85°C
T
A
= -40°C
T
A
= 0 ° C至+ 85°C
T
A
= -40°C
V
CC
- 1.025
V
CC
- 1.085
V
CC
- 1.81
V
CC
- 1.83
2.0
0.8
V
IN
= V
CC
V
IN
= 0
I
OH
= 400A
I
OL
= -400A
-10
-10
2.4
0.44
10
10
V
CC
- 0.88
V
CC
- 0.88
V
CC
- 1.62
V
CC
- 1.555
V
V
符号
I
CC
I
CKSET
条件
PECL输出UNTERMINATED
CKSET = 0或V
CC
民
典型值
60
最大
100
500
单位
mA
A
TTL输入和输出（ PCLKI ， RCLK ， PCLKO ， PD_ ）
输入高电压
输入低电压
输入高电流
输入低电平电流
输出高电压
输出低电压
V
IH
V
IL
I
IH
I
IL
V
OH
V
OL
V
V
A
A
V
V
AC电气特性
(V
CC
= + 3.0V至+ 3.6V ， PECL负载= 50Ω± 1％ （V
CC
- 2V ） ，所有TTL阈值设定为V
CC
/2, T
A
= -40 ° C至+ 85 ° C，除非另有
指出。典型值是在V
CC
= + 3.3V ，T
A
= + 25°C 。 ） （注1 ）
参数
串行时钟速率
并行数据建立时间
并行数据保持时间
允许并行时钟输出
以并行时钟输入延迟
输出随机抖动
PECL差分输出
上升/下降时间
TTL输出上升时间
TTL输出下降时间
符号
f
SCLK
t
SU
t
H
t
SKEW
Φ
0
t
R,
t
F
t
R
t
F
20 ％至80％
C
负载
= 15pF的，V
OUT
- 0.8V至2.0V
C
负载
= 15pF的，V
OUT
- 0.8V至2.0V
200
650
550
1200
1000
0
5.0
11
条件
民
典型值
622.08
最大
单位
兆赫
ps
ps
ns
ps
RMS
ps
ns
ns
注1 ：
AC特性通过设计和特性保证。
注2 ：
设置为V所有TTL阈值
CC
/ 2.
2
_______________________________________________________________________________________
+ 3.3V ， 622Mbps的， SDH / SONET 8 ： 1串行器
带有时钟合成及TTL输入
__________________________________________Typical工作特性
(V
CC
= + 3.3V ，T
A
= + 25 ℃，除非另有说明。 ）
MAX3690
电源电流与温度的关系
MAX3690-01
并行数据建立时间
与温度的关系
MAX3690-02
并行数据保持时间
与温度的关系
265
260
255
250
245
240
235
230
MAX3690-03
75
70
电源电流（mA ）
65
60
55
50
45
-50
-25
0
25
50
75
-55
并行数据建立时间（ PS ）
-60
-65
-70
-75
-80
-85
-90
-95
270
并行数据保持时间（ PS ）
100
-40 -25
0
25
50
75
85
-40
-25
0
25
50
75
85
温度（℃）
温度（℃）
温度（℃）
串行数据随机抖动
(R
CLKI
= 77.76MHz ）
MAX3690-05
ALLOWED PCLKO到PCLKI SKEW
与温度的关系
MAX3690-07
串行数据输出眼图
（ 622Mbps的， PRBS ）
MAX3690-08
V
CC
= 3.3V
15
10
时间（纳秒）
2mV/
DIV
100mV/
DIV
5
0
RJ = 4.66ps
RMS
5ps/div
温度（℃）
-5
0
-50
0
温度（℃）
50
100
200ps/div
_______________________________________________________________________________________
3
+ 3.3V ， 622Mbps的， SDH / SONET 8 ： 1串行器
带有时钟合成及TTL输入
MAX3690
______________________________________________________________Pin说明
针
1–8
9, 10, 17,
18, 19, 24,
25, 26,
31, 32
11
12, 13, 16,
21, 28, 29
14
15
名字
PD0–PD7
功能
TTL并行数据输入。数据在时钟上PCLKI信号的正跳变。
GND
地
PCLKO
V
CC
SD-
SD +
TTL并行时钟输出。使用PCLKO正过渡到时钟的开销管理
电路。
+ 3.3V电源电压
反相PECL串行数据输出
同相PECL串行数据输出
参考时钟频率编程引脚。
CKSET =开：参考时钟频率= 77.76MHz
CKSET = 20kΩ时至GND ：参考时钟频率= 51.84MHz
CKSET = GND ：参考时钟频率= 38.88MHz
滤波电容输入。连接滤波器和V之间的1μF电容
CC
.
滤波电容输入。连接滤波器和V之间的1μF电容
CC
.
TTL参考时钟输入。连接一个晶体参考时钟（ 77.76MHz ， 51.84MHz或38.88MHz ），以
在RCLK输入。的有效沿为正过渡边缘。
TTL并行时钟输入。连接所述输入的并行数据时钟信号到PCLKI输入。该
有效沿为正过渡边缘。
20
CKSET
22
23
27
30
滤波器
FIL +
RCLK
PCLKI
_______________Detailed说明
在MAX3690串行器包括一个8位的并行
输入寄存器，一个8位的移位寄存器，控制和定时
逻辑，一个PECL输出缓冲器， TTL输入/输出缓冲器，
和一个频率合成锁相环（包括一
相位/频率检测器，环路滤波器/放大器，电压 -
压控振荡器和可编程预分频器） 。
此装置将8位宽， 77Mbps的并行数据
以622Mbps的串行数据（图1） 。
该PLL合成一个内部622MHz参考
用于时钟输出的移位寄存器。这个时钟是
通过锁定到外部晶振产生为参考
EnCE的时钟信号（ RCLK ）工作在任一
77.76MHz ， 51.84MHz ， 38.88MHz或。输入杆
等位基因数据移入MAX3690的上升
并行时钟输入信号（ PCLKI ）的过渡。该
控制和时序逻辑电路确保正常运行，如果
并行输入寄存器中的一个时间窗口锁存
被定义为相对于所述并行时钟输出
信号（ PCLKO ） 。 PCLKO是合成622MHz
除以8内部串行时钟信号。并联
时钟输出到并行时钟输入延迟（偏差）必须
被观察到。图2示出了时序图。
PECL输出
串行数据PECL输出（ SD + ， SD- ）要求50Ω
DC终止（V
CC
- 2V ） 。见
另类PECL-
输出终端
部分。
4
_______________________________________________________________________________________
+ 3.3V ， 622Mbps的， SDH / SONET 8 ： 1串行器
带有时钟合成及TTL输入
MAX3690
PD7
PD6
PD5
PD4
PD3
PD2
PD1
PD0
TTL
TTL
TTL
TTL
TTL
TTL
TTL
8-BIT
并行
输入
注册
TTL
PCLKI
CKSET
TTL
PRE-
定标器
移
8-BIT
移
注册
PECL
sdoh
SDOL
RCLK
TTL
相位/频率
检测
VCO
控制
LATCH
TTL
MAX3690
FIL +滤波器
PCLKO
图1.功能框图
PCLKO
t
SKEW
PCLKI
t
SU
PD_
VALID并行数据
t
H
SD
D7
D6
D5
D4
D3
D2
D1
D0
注： PD7 = D7 ， PD6 = D6 ， PD5 = D5 ， PD4 = D4 ， PD3 = D3 ， PD2 = D2 ， PD1 = D1 ， PD0 = D0
图2.时序图
_______________________________________________________________________________________
5
QQ：2880707522 复制
