19-1091 ;冯0 ; 6/96
KIT
ATION
EVALU
BLE
AVAILA
+ 3.3V ， 622Mbps的， SDH / SONET
1 ： 4解串器，LVDS输出，
______________________________Features
o
+ 3.3V单电源
o
622Mbps的串行到155Mbps的并行转换
o
265mW功率
o
LVDS数据输出和同步输入
o
同步输入的数据的重新排列和
重新定义
o
差分PECL 3.3V时钟和数据输入
_________________General说明
在MAX3681解串器是理想的转换
622Mbps的串行数据，以4比特宽， 155Mbps的平行
在ATM数据和SDH / SONET应用。操作
从+ 3.3V单电源，该器件接受PECL
串行时钟和数据输入，并提供低压
为差分信号（LVDS）时钟和数据输出
高速数字电路的接口。它还亲
国际志愿组织的LVDS输入的同步，使数据
调整和重新规划。
该MAX3681是可用的扩展工业级
温度范围（-40 ° C至+ 85°C ） ，采用24引脚SSOP
封装。
MAX3681
__________________________Applications
622Mbps的SDH / SONET传输系统
622Mbps的ATM / SONET接入节点
添加/插复用器
数字交叉连接
________________Ordering信息
部分
MAX3681EAG
TEMP 。 RANGE
-40 ° C至+ 85°C
PIN- PACKAGE
24 SSOP
引脚配置在数据资料的最后。
___________________________________________________________________T
ypical工作电路
V
CC
= +3.3V
V
CC
V
CC
= +3.3V
V
CC
= +3.3V
130
光电二极管
130
SD +
PD3+
100*
MAX3681
PD3-
PD2+
100*
MAX3675
82
限制
AMP
数据
和
时钟
恢复
130
82
PD2-
PD1+
100*
PD1-
架空
终止
SD-
前置放大器
100
V
CC
= +3.3V
PD0+
100*
130
SCLK +
SCLK-
PCLK-
PD0-
PCLK +
100*
MAX3664
82
82
SYNC +
*为必填项只有在架空电路不包括内部输入终端。
这个符号表现特性阻抗Zo的传输线
0
= 50.
GND
SYNC-
________________________________________________________________
Maxim Integrated Products版权所有
1
免费样品&最新文献： http://www.maxim-ic.com ，或电话1-800-998-8800
+ 3.3V ， 622Mbps的， SDH / SONET
1 ： 4解串器，LVDS输出，
MAX3681
绝对最大额定值
终端电压（相对于GND ）
V
CC
.................................................. .........................- 0.5V至5V
PECL输入（ SD +/- ， SCLK +/- ） ................................. V
CC
+ 0.5V
LVDS输入（ SYNC +/- ） ........................................... .V
CC
+ 0.5V
输出电流， LVDS输出（ PCLK +/- ， PD _ + / - ） ............. 10毫安
连续功率耗散（T
A
= +85°C)
SSOP （减免8.00mW / ° C以上+ 85°C ） ......................为520mW
工作温度范围...........................- 40 ° C至+ 85°C
存储温度范围.............................- 65 ° C至+ 160°C
焊接温度（焊接， 10秒） ............................. + 300℃
超出“绝对最大额定值”，强调可能会造成永久性损坏设备。这些仅仅是极限参数和功能
该设备在这些或超出了规范的业务部门所标明的任何其他条件，操作不暗示。接触
绝对最大额定值条件下工作会影响器件的可靠性。
DC电气特性
(V
CC
= + 3.0V至+ 3.6V ，差分负载= 100Ω ，T
A
= -40° C到+ 85 ℃，除非另有说明。典型值是在V
CC
= +3.3V,
T
A
= +25°C.)
参数
电源电流
PECL输入
（ +/- SD ，SCLK +/- ）
输入高电压
输入低电压
输入高电流
输入低电平电流
输入电压范围
差分输入阈值
阈值迟滞
差分输入电阻
输出高电压
输出低电压
差分输出电压
变化差异的幅度
输出电压为补充
国
输出失调电压
改变输出的幅度
偏置电压互补
国
单端输出电阻
变更单的幅度
端输出电阻为
互补的国家
V
IH
V
IL
I
IH
I
IL
V
I
V
ID
V
HYST
R
IN
V
OH
V
OL
V
OD
V
OD
V
OS
V
OS
R
O
R
O
40
70
±1
T
A
= +25°C
1.125
0.925
250
400
25
1.275
25
140
±10
85
V
IN
= V
IH（ MAX）的
V
IN
= V
白细胞介素（最大）
差分输入电压= 100mV的
共模电压= 50mV的
V
CC
- 1.16
V
CC
- 1.81
-10
-10
0
-100
70
100
115
1.475
V
CC
- 0.88
V
CC
- 1.48
10
10
2.4
100
V
V
A
A
V
mV
mV
V
V
mV
mV
V
mV
%
符号
I
CC
条件
民
55
典型值
80
最大
120
单位
mA
LVDS输入和输出
（SYNC +/- +/- PCLK ， PD _ + / - ）
AC电气特性
(V
CC
= + 3.0V至+ 3.6V ，差分负载= 100Ω ，T
A
= + 25 ℃，除非另有说明。 ） （注1）
参数
最大串行时钟频率
串行数据建立时间
串行数据保持时间
并行时钟到数据输出延迟
符号
f
SCLK
t
SU
t
H
t
CLK -Q
条件
民
622
800
50
200
550
900
典型值
最大
单位
兆赫
ps
ps
ps
注1 ：
AC特性通过设计和特性保证。
2
_______________________________________________________________________________________
+ 3.3V ， 622Mbps的， SDH / SONET
1 ： 4解串器，LVDS输出，
__________________________________________Typical工作特性
(V
CC
= + 3.0V至+ 3.6V ，差动负载= 100Ω ，除非另有说明。 ）
最大串行时钟频率
与温度的关系
MAX3681-01
MAX3681
串行数据，建立时间
与温度的关系
MAX3681-03
串行数据保持时间
与温度的关系
MAX3681-04
2.0
最大串行时钟频率（GHz ）
1.8
V
CC
= 3.6V
1.6
1.4
V
CC
= 3.0V
400
串行数据，建立时间（ PS ）
360
-100
串行数据保持时间（ PS ）
-140
320
280
-180
-220
1.2
240
-260
1.0
-50
-25
0
25
50
75
100
温度（℃）
200
-50
-25
0
25
50
75
100
温度（℃）
-300
-50
-25
0
25
50
75
100
温度（℃）
电源电流
与温度的关系
MAX3681-02
并行时钟对数据
输出传输延迟
与温度的关系
MAX3681-05
120
700
并行时钟对数据
传播延迟（ PS ）
650
电源电流（mA ）
100
V
CC
= +3.6V
V
CC
= +3.3V
600
550
80
V
CC
= +3.0V
60
500
40
-50
-25
0
25
50
75
100
温度（℃）
450
-50
-25
0
25
50
75
100
温度（℃）
_______________________________________________________________________________________
3
+ 3.3V ， 622Mbps的， SDH / SONET
1 ： 4解串器，LVDS输出，
MAX3681
______________________________________________________________Pin说明
针
1, 2, 5, 8, 12
3
4
6
7
9, 15, 22
10
11
13
14
16, 18, 20, 23
17, 19, 21, 24
名字
V
CC
SD +
SD-
SCLK +
SCLK-
GND
SYNC +
SYNC-
PCLK-
PCLK +
PD0-到PD3-
PD0 +到PD3 +
+ 3.3V电源电压
同相PECL串行数据输入。数据同步于SCLK信号的上升沿。
反相PECL串行数据输入。数据同步于SCLK信号的上升沿。
同相PECL串行时钟输入
反相PECL串行时钟输入
地
同相LVDS同步脉冲输入。脉冲的SYNC信号高至少2个SCLK
期间通过删除一个比特来移动数据对齐。
反相LVDS同步脉冲输入。脉冲的SYNC信号高至少2个SCLK
期间通过删除一个比特来移动数据对齐。
倒相并行LVDS时钟输出
同相并行LVDS时钟输出
反相LVDS并行数据输出。数据被更新的信号PCLK的上升沿。
参见图2为串行数据位的位置和输出的数据比特分配之间的关系。
同相LVDS并行数据输出。数据被更新的信号PCLK的上升沿。
参见图2为串行数据位的位置和输出的数据比特分配之间的关系。
功能
_______________Detailed说明
在MAX3681解串器采用的是4位的移位寄存器，
4位并行输出寄存器， 2位计数器， PECL输入
缓冲器，以及低电压差分信号（LVDS）
输入/输出缓冲器，以622Mbps的串行数据转换为
4位宽， 155Mbps的并行数据（图1） 。
输入移位寄存器不断钟表传入
在串行时钟的上升沿数据（SCLK）
输入信号。 2比特计数器产生一个并行输出
把时钟（ PCLK ）除以下来的串行时钟频率
昆西。在PCLK信号用于时钟的并行
输出寄存器。在正常操作过程中，计数器
分SCLK频率由4 ，导致输出
寄存器锁存每4位输入串行数据。
同步输入（ SYNC + ， SYNC- ）被用于
数据调整和重新规划。当同步
信号是脉冲的高电平至少2个SCLK周期，则
并行输出的数据被一个SCLK的周期延迟。这
调整是保证在两个PCLK发生
的同步信号的正跳变周期。作为
结果，数据的PCLK在第一输入位
周期被删除，移动PCLK之间的对准
并通过1位数据。
参见图2为功能时序图
图3为时序参数图。
SD +
SD-
SCLK +
SCLK-
PECL
PECL
4-BIT
移
注册
4-BIT
并行
产量
注册
LVDS
PD3+
PD3-
PD2+
LVDS
PD2-
PD1+
LVDS
MAX3681
PD1-
PD0+
LVDS
PD0-
PCLK +
SYNC +
SYNC-
100Ω LVDS
2-BIT
计数器
LVDS
PCLK-
图1.功能框图
4
_______________________________________________________________________________________
+ 3.3V ， 622Mbps的， SDH / SONET
1 ： 4解串器，LVDS输出，
MAX3681
SCLK
SD
D1-
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
SYNC
PCLK
PD3
D4-
D0
D5
PD2
D3-
D1
D6
PD1
D2-
D2
D7
PD0
D1-
D3
D8
注：信号的显示是差分。例如，SCLK = （SCLK +） - （ SCLK- ） 。
图2.功能时序图
t
SCLK
= 1 / f
SCLK
SCLK
t
SU
SD
t
H
PCLK
t
CLK -Q
PD0–PD3
注：信号的显示是差分。例如，SCLK = （SCLK +） - （ SCLK- ） 。
图3.时序参数
_______________________________________________________________________________________
5
QQ：2880707522 复制
