MACH 1和2 CPLD系列
高性能EE CMOS可编程逻辑
特点
x
x
x
x
x
x
x
x
x
x
x
x
x
高性能的电可擦除可编程逻辑器件的CMOS家庭
32到128个宏单元
44至100引脚的成本效益PLCC ， PQFP和TQFP封装
SpeedLocking - 保证网络连接固定的时间多达16项产品
商业5 / 5.5 / 6 / 7.5 / 10 /12/ 15纳秒吨
PD
工业和7.5 / 10月12日/ 14/ 18纳秒吨
PD
CON连接可配置宏
- 可编程极性
- 注册或组合输出
- 内部和I / O路径反馈
- D型或T型FL IP- FL OPS
- 输出启用
- 时钟，每个IP- FL佛罗里达州运的选择
- 输入寄存器为2马赫的家庭
JTAG （ IEEE 1149.1 ）兼容， 5 -V在系统编程提供
外围组件互连（PCI ）标准以5 / 5.5 / 6 / 7.5 / 10 /为12ns
安全的混合供电电压系统设计
公交友好输入和I / O减少不必要的振动输出风险
可编程的关断模式下的结果节省了高达75 ％的电源
支持Vantis的DesignDirect 软件，用于快速发展的逻辑
- 支持HDL的设计方法与结果的Vantis优化
- 灵活性，以适应用户需求
- 软件合作伙伴关系，以确保客户的成功
格/ Vantis的和第三方硬件编程支持
- 格/ VantisPRO （以前称为MACHPRO
）软件在系统可编程
支持PC和自动测试设备
- 在所有主要的编程，包括数据I / O， BP Microsystems公司， Advin编程支持，
与一般系统
出版＃
14051
Amendment/0
启：
K
发行日期：
1998年11月
表1. MACH 1和2系列器件特性
1
特征
宏单元
最大用户I / O引脚
t
P（D）
（纳秒）
t
S
（纳秒）
t
CO
（纳秒）
f
CNT
（兆赫）
MACH111 （SP）的
32
32
5.0
3.5
3.5
182
MACH131 （SP）的
64
64
5.5
3.0
4
182
MACH211 （SP）的
64
32
7.5 (6.0)
5.5 (5)
4.5 (4)
133 (166)
MACH221 （SP）的
96
48
7.5
5.5
5
133
MACH231 （SP）的
128
64
6.0 (10)
5 (6.5)
4 (6.5)
166 (100)
注意：
1.价值观括号（）中的SP版本。
概述
在MACH
从格/ Vantis的1 & 2系列提供高性能，低成本复合
可编程逻辑器件（ CPLD实现） ，寻址速度不断增加的需要在网络中，
电信和计算。 MACH 1 & 2器件提供速度一样快5.0纳秒
t
PD
和的密度范围从32至128个宏（表1和表2）。总的好处网络的TS
用户包括保证高性能入门到中级逻辑需要以较低的成本。
表2. MACH 1和2家的速度等级
1
设备
MACH111
MACH111SP
MACH131
MACH131SP
MACH211
MACH211SP
MACH221
MACH221SP
MACH231
MACH231SP
注意事项：
1. C =商业， I =工业
2. -5 MACH111 （ SP ） = 5.0纳秒吨的速度等级
PD
3. -5 MACH131 （ SP ） = 5.5纳秒吨的速度等级
PD
C
C
-5
C（注2 ）
C（注2 ）
C（注3 ）
C（注3 ）
-6
-7
C，我
C，我
C，我
C，我
C
C
C
C
C
-10
C，我
C，我
C，我
C，我
C，我
C，我
C，我
C，我
C
C
-12
C，我
C，我
C，我
C，我
C，我
C，我
C，我
C，我
C，我
C，我
-14
I
I
I
I
I
I
I
I
I
I
-15
C
C
C
C
C
C
C
C
C
C
-18
I
I
I
I
I
I
I
I
I
I
马赫1 & 2个家庭组成的10器件 - Fi无线基地已经选择，每一个对应的
包括JTAG兼容的在系统编程（ ISP） 。这些器件提供网络连接已经不同密度 -
在薄型四方扁平封装（ TQFP ） ，塑料四方扁平封装（ PQFP ） ，塑料和I / O组合
引线芯片载体（ PLCC ） 44 100引脚（见表3 ）封装。每个MACH 1 & 2设备
PCI标准，包括其他的功能，如SpeedLocking架构，保证网络连接的固定的
时序，总线友好输入和I / O和可编程的掉电模式下额外的电源
节约。
2
MACH 1 & 2科
表3. MACH 1和2系列封装和I / O选项
设备
MACH111
MACH111SP
MACH131
MACH131SP
MACH211
MACH211SP
MACH221
MACH221SP
MACH231
MACH231SP
X
X
X
X
X
X
X
X
X
44引脚PLCC
X
X
44引脚TQFP
X
X
X
X
X
68引脚PLCC
84引脚PLCC
100引脚TQFP
100引脚PQFP
注意：
1. MACH110 ， MACH120 ， MACH130 ， MACH210 ， MACHLV210 ， MACH215 ， MACH220和MACH230上面没有列出，并
不建议用于新设计。然而，他们仍然由莱迪思/ Vantis的支持。对于技术或销售支持，请致电
您当地的莱迪思/ Vantis的销售网络的CE或访问我们的网站www.vantis.com以获取更多信息。
格/ Vantis的提供了同时在MACHXL MACH器件设计软件支持
和
DesignDirect开发系统。该DesignDirect开发系统是格/ Vantis的
实施软件，包括对所有莱迪思/ Vantis的CPLD ， FPGA的支持，并SPLD
设备。该系统是Windows 95 ， 98和NT以及Sun Solaris和HPUX下的支持。
DesignDirect软件是专为设计输入，仿真和VERI网络阳离子软件的使用
从领先的工具供应商如Cadence公司，示例逻辑， Mentor Graphics公司，型号
科技，新思， Synplicity公司， Viewlogic系等。它接受EDIF 2 0 0输入的网表，
生成JEDEC科幻莱莱迪思/ Vantis的PLD和创建行业标准的EDIF ， Verilog的， VITAL
标准的VHDL和自卫队的模拟网表设计VERI网络阳离子。
DesignDirect软件也是产品CON连接gurations ，包括VHDL和Verilog提供
综合从榜样逻辑和VHDL ， Verilog的RTL和门级时序仿真的模型
技术。原理图捕获和亚伯条目，以及功能仿真，也有提供。
MACH 1 & 2科
3
功能说明
每个MACH 1和2的设备由多个，优化PAL制式
通过一个开关相互连接的块
矩阵。开关矩阵允许路由PAL块之间的沟通，并投入到PAL
块。总之， PAL块和开关矩阵实现逻辑设计器来创建大型设计
在单个设备中，而不是使用多个设备。
时钟/输入引脚
产量
宏单元
阵列和
分配器
I / O引脚
PAL座
隐藏
宏单元
埋宏单元反馈
输出宏单元反馈
I / O引脚的反馈
（注1 ）
I / O单元
I / O引脚
PAL座
I / O引脚
PAL座
开关矩阵
PAL座
I / O引脚
14051K-002
注意：
1.在1马赫设备没有埋宏单元。所有的宏单元输出宏单元。
设备
MACH111(SP)
MACH131(SP)
MACH211(SP)
MACH221(SP)
MACH231(SP)
PAL块
2
4
4
8
8
每块大电池
16
16
16
12
16
每块I / O
16
16
8
6
8
每块产品条款
70
70
68
52
68
专用输入
图1. 1马赫& 2设备的整体结构
开关矩阵需要从输入开关矩阵和路由的所有专用输入和信号
根据需要对它们到PAL块。反馈信号仍然会返回到相同的PAL块必须
经过开关矩阵。这种机制确保了MACH器件的PAL块
彼此具有保证网络连接固定的定时（ SpeedLocking ）进行通信。
开关矩阵使得MACH器件比上一个简单的几个PAL设备更先进
单个芯片中。它允许设计人员认为该设备不是块的集合，但作为一个
单个可编程器件;软件分区设计成通过PAL块
中央开关矩阵，使得设计者不必与内部关注
该装置的结构。
4
MACH 1 & 2科
每个PAL块由以下元素组成：
x
产品长期阵列
x
逻辑分配器
x
宏单元
x
I / O单元
每个PAL块还含有一个异步复位乘积项和一个异步
预设的乘积项。这样，一个PAL块内的IP- FL FL OPS被初始化为一家银行。
也有输出使能产品方面提供三态控制的I / O单元。
产品长期阵列
的乘积项阵列由若干构成的逻辑为基础的乘积项
实现的。输入到与门来自开关矩阵（表4） ，并且是
在这两个真正的和补充的形式为英法fi cient逻辑的实现提供。
由于乘积项可用于给定功能的数量并不连接固定的，充分总和
产品不能实现的阵列中。该产品条款驾驶逻辑分配器，其中分配
的乘积项的合适数量，以产生功能。
表4. PAL块输入
设备
MACH111
MACH111SP
MACH131
MACH131SP
MACH211
输入数目为PAL座
26
26
26
26
26
MACH221
MACH221SP
MACH231
MACH231SP
设备
MACH211SP
输入数目为PAL座
26
26
26
32
32
逻辑分配器
逻辑分配器（图2）是在其内的不同产品条款被分配给一个块
适当的宏单元中的所谓“乘积项群”四大产品群而言。该
可用性和乘积项簇的分布是由软件自动地考虑
它Fi技术的PAL块内的TS功能。乘积项簇的大小被设计为
提供高利用率的乘积项。使用多个产品条款复杂的功能
可能的，并且当数乘积项时，会出现的未使用的最小数目，或
浪费掉了，剩下的产品而言过来。
该产品期限群集不“包装”周围的逻辑块。这意味着，宏小区
在所述块的端部具有可用较少的乘积项（表5 ，6，7 ，8） 。
MACH 1 & 2科
5
QQ：2881677436 复制
