M89系列
在系统可编程（ ISP ）
多存储器和逻辑FLASH + PSD系统的微控制器
数据简报
s
s
单电源电压：
- 5 V±为M89xxFxY 10 ％
- 3 V （ + 20 / -10 ％）的M89xxFxW
1或2个主要闪存的兆位（ 8均匀
部门， 16K ×8或32K ×8 ）
第二非易失性存储器：
- 256千位（ 32K ×8 ）的EEPROM （用于M8913F1x ）
或闪速存储器（ M89x3F2x ）
- 4制服部门（ 8K ×8 ）
SRAM （ 16千位， 2K ×8或64千位， 8K ×8 ）
超过2000 PLD盖茨： DPLD和GPLD
27可重配置I / O端口
增强型JTAG串行端口
可编程电源管理
– 50
A
对于M89xxFxY
– 25
A
对于M89xxFxW
高耐用性：
- 闪存100,000擦除/写周期
- EEPROM 10,000擦除/写周期
- PLD 1000擦除/写周期
PQFP52 （ T）
s
s
s
s
s
s
s
s
PLCC52 （ K）
图1.逻辑图
VCC
表1.信号名称
PA0-PA7
PB0-PB7
PC0-PC7
PC2 =电压待机
PD0-PD2
AD0-AD15
CNTL0-CNTL2
RESET
V
CC
V
SS
端口-D
地址/数据
控制
RESET
电源电压
地
端口-A
PORT -B
PORT -C
8
PA0-PA7
3
CNTL0-
CNTL2
16
AD0-AD15
3
RESET
PD0-PD2
FLASH + PSD
8
PC0-PC7
8
PB0-PB7
VSS
AI02856
2000年6月
提供完整的数据
数据上的光盘CD -ROM
或
www.st.com
1/7
M89系列
图2A 。 PLCC连接
CNTL1
CNTL2
RESET
CNTL0
PB0
PB1
PB2
PB3
PB4
PB5
GND
PB6
PB7
图2B中。 PQFP连接
40 CNTLO
PD2
PD1
PD0
PC7
PC6
PC5
PC4
VCC
GND
PC3
PC2
PC1
PC0
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
46
45
44
43
42
41
40
39
38
37
36
35
34
27
28
29
31
32
30
33
AD15
AD14
AD13
AD12
AD11
AD10
AD9
AD8
VCC
AD7
AD6
AD5
AD4
GND 19
AD3 26
PA7 14
15 PA6
PA5 16
PA4 17
PA3 18
PA2 20
PA1 21
PA0 22
AD0 23
AD1 24
AD2 25
PD2 1
PD1 2
PD0 3
PC7 4
PC6 5
PC5 6
PC4 7
V
CC
8
9 GND
PC3 10
PC2 11
PC1 12
PC0 13
39 AD15
38 AD14
37 AD13
36 AD12
35 AD11
34 AD10
33 AD9
32 AD8
31 V
CC
30 AD7
29 AD6
28 AD5
27 AD4
PA7
PA6
PA5
PA4
PA3
PA2
PA1
PA0
AD1
AD2
GND
AD0
AD3
AI02857
41 RESET
43 CNTL1
42 CNTL2
46 GND
52 PB0
51 PB1
50 PB2
49 PB3
48 PB4
47 PB5
45 PB6
44 PB7
4
描述
闪存+存储系统的PSD系列
微控制器（MCU ）带来-系统 -
可编程性（ ISP）闪存存储器和
可编程逻辑。其结果是一个简单的和
灵活的解决方案，为嵌入式设计。
FLASH + PSD器件结合了许多
在MCU中的外设功能的基础
应用程序。 FLASH + PSD提供了一个无缝
界面到最常用的无ROM
微控制器。
表2总结了在M89的所有设备
家庭。
该FLASH + PSD器件包括JTAG串行
编程接口，允许系统内
整个设备的编程（ISP） 。这
表2.产品范围
1
产品型号
M8913F1Y
M8913F2Y
M8934F2Y
M8913F1W
M8913F2W
M8934F2W
主要的闪存
内存
1兆位
1兆位
2兆位
1兆位
1兆位
2兆位
二次NVM
256 Kbit的EEPROM
256 Kbit的闪存
256 Kbit的闪存
256 Kbit的EEPROM
256 Kbit的闪存
256 Kbit的闪存
SRAM
2
16千位
16千位
64千位
16千位
16千位
64千位
I / O端口电压范围
27
27
27
27
27
27
2.7-3.6 V
150纳秒
4.5-5.5 V
90纳秒
150纳秒
存取时间
注： 1，所有产品支持： JTAG串行ISP ， MCU并行ISP ， ISP功能的Flash存储器， ISP GPLD ，安全特性，电源管理
单元（ PMU ） ，自动断电（ APD ）
2. SRAM可以使用外部电池进行备份。
7
5
3
2
52
51
50
49
48
47
6
1
AI02858
功能减少开发时间，简化了
制造流程，并大大降低了
现场升级的成本。采用ST的特别为快
JTAG编程，一个设计可以迅速
编程到FLASH + PSD 。
创新的FLASH + PSD系列解决的关键
管理的时候所面临的设计问题
离散的闪存设备，如：
- 复杂的地址译码
- 在系统（第一次）编程（ISP ）
- 并行EEPROM或闪存
编程（ IAP ） 。
该JTAG串行接口模块允许在系统
编程（ISP） 。嵌入式双行
记忆省去了外部的引导
2/7
地址/数据/控制总线
PLD
输入
公共汽车
页面
注册
嵌入式
算法
8行业
动力
MANGMT
单位
1或2 MBIT主闪光
内存
CNTL0,
CNTL1,
CNTL2
扇形
SELECTS
FLASH DECODE
PLD （ DPLD ）
57
扇形
SELECTS
SRAM SELECT
16或64 KBIT电池
备份SRAM
为256 kbit中学
FL灰内存
（ boot或DATA）
4个扇区
VSTDBY
(PC2)
图3. FLASH + PSD框图
PROG 。
MCU总线
INTRF 。
PROG 。
PORT
PORT
A
PA0 - PA7
AD0 - AD15
CSIOP
的运行时控制
和I / O寄存器
ADIO
PORT
57
GPLD输出
FLASH ISP PLD
（ GPLD ）
PROG 。
PORT
PORT
B
PB0 - PB7
GPLD输出
GPLD输出
PROG 。
PORT
I / O端口输入PLD
PORT
C
PC0 - PC7
全球
配置。 &
安全
PROG 。
PORT
PLD ，配置
& FLASH MEMORY
装载机
JTAG
串行
通道
PORT
D
PD0 - PD2
AI03765
有时候，电脑尽量太聪明为自己好。就拿这个例子为例。
正因为如此多的标签是通过90度旋转， FrameMaker中似乎
要坚持讲PostScript文件，我会觉得看到这个页面，更方便
显示在风景，通过90度旋转。好吧，我不会。所以，我把所有该文本
只是加权平均这个方向发展。
M89系列
3/7
M89系列
EPROM或闪速存储器或外部
程序员。为了简化闪存的更新，
从辅助执行程序执行
闪速存储器（用于M89xxF2x ）或EEPROM
（对于M8913F1x ） ，而主闪光
存储器被更新。这种解决方案避免了
复杂的硬件和软件开销
要实现IAP 。
ST使得可用的软件开发工具，
PSDsoft中快速，生成ANSI -C
兼容的代码与目标MCU的使用。这
代码可以让你操作的非易失性
存储器（NVM ）的FLASH + PSD内。代码
还提供了用于实施例：
- 闪光经由主机的UART的存储器IAP的
MCU
- 内存分页到跨越多个执行代码
FLASH + PSD内存页
FLASH + PSD架构概述
FLASH + PSD器件包含几个主要的
的功能块。图3示出了体系结构
在M89 FLASH + PSD器件系列。该
各块的功能进行了简要描述
下面的章节。许多块的执行
多个函数中，是用户可配置的。
内存
1或2兆比特（ 128K ×8或256K ×8 ）闪光
内存的主内存
FLASH + PSD 。它被分成8个等尺寸的
部门是单独选择。
256千位（ 32K ×8 ）二次EEPROM或
闪速存储器被划分成四个相等大小的
部门。每个部门单独选择。
SRAM被设计用于作为一个高速暂存
存储器或者作为扩展到MCU的SRAM 。如果
外部电池被连接到电压转换待机动
由（ VSTBY ， PC2） ，数据被保持在的情况下
电源故障。
的存储器中的每个扇区可位于一
由用户定义的不同的地址空间。
对于所有类型的存储器访问时间包括
地址锁存和DPLD解码时间。
该M8913F1x有64个字节的OTP存储器
产品标识符，序列号，校准
常量等。
页寄存器
8位页寄存器扩展地址
高达256倍范围的MCU 。分页
地址可被用作地址空间的一部分
访问外部存储器和外设，或
内部存储器和I / O 。页面寄存器
也可以用来改变的地址映射
的闪存部门分成不同
对于IAP存储空间。
PLDS
该器件包含两个PLD ，译码PLD
（ DPLD ）和通用PLD （ GPLD ） ，每
对于不同的功能优化，如图
表3中的PLD的功能划分
降低功耗，优化成本/
性能，并简化了设计输入。
译码PLD （ DPLD ）用于解码
地址，并产生芯片选择用于
FLASH + PSD内部存储器和寄存器。该
DPLD有14个组合输出，这是
用于选择内存部门和内部
寄存器。在常规的PLD （ GPLD ）可以用来
实现用户自定义的外部片选
信号和其它组合逻辑功能。
在可编程逻辑器件消耗最低的能源。速度
与PLD的功耗被控制
通过在PMMR0寄存器和其他的涡轮位
位在PMMR2寄存器。这些寄存器
由MCU设置在运行时。有轻微的
在调用的时候罚PLD传播时间
电源管理功能。
I / O端口
该FLASH + PSD有27个可单独配置
I / O引脚分布在四个端口（端口A ， B，
C和D ） 。每个I / O引脚都可以单独
配置用于不同的功能。端口可以
配置为标准的MCU的I / O端口， PLD I / O ，或
针对MCU采用锁存地址输出
复用的地址/数据总线。端口A和B
可被配置为漏极开路。
JTAG管脚可对端口C被启用在 -
系统编程（ ISP） 。
端口A也可以被配置为一个数据端口
非复用总线。
单片机总线接口
FLASH +轻松PSD接口与大多数8位
微控制器有两种复用或非
复用的地址/数据总线。该装置是
配置为在MCU的控制响应
信号，这些信号也被用作输入到可编程逻辑器件。
有关示例，请参阅完整的数据资料。
JTAG端口
在系统编程（ ISP）可以进行
通过端口C.该系列的JTAG信号
接口允许完全编程
整个FLASH + PSD器件。空白器件可以
完全编程为在第一时间之后它是
焊接到电路板上。 JTAG信号（ TMS ，
TCK ， TSTAT ， TERR ， TDI ， TDO ）可
复用的端口C表4的其他功能
表示JTAG管脚分配。四针
JTAG也完全支持。
在系统编程（ ISP ）
通过对端口C的JTAG信号，整个
FLASH + PSD器件进行编程或
4/7
M89系列
表3. PLD I / O
名字
DECODE PLD （ DPLD ）
通用PLD （ GPLD ）
Inpu TS
57
57
输出
14
19
产品
条款
39
114
在端口C表4. JTAG信号
C端口引脚
PC0
PC1
PC3
PC4
TMS
TCK
TSTAT
TERR
TDI
TDO
JTAG信号
删除不使用的MCU 。主
闪速存储器还可以在系统内编程
由MCU执行编程
算法从该辅助存储器中，或
SRAM 。辅助存储器可以是
通过执行的出编程相同的方式
主闪存存储器。在PLD或其他
FLASH + PSD配置块可以是
通过JTAG端口或设备编程
插入程序员。表5表示其
编程方法可以设定不同的
的FLASH + PSD的功能块。
电源管理单元（ PMU ）
电源管理单元（ PMU ）给出的
电力消耗的用户控制所选
根据系统要求的功能块。
该PMU包括一个自动断电
（ APD ）单位，在关闭设备功能
MCU活动。该APD单元具有掉电
模式，有助于降低功耗。
的FLASH + PSD也有一些位，其
在运行时由MCU配置为减少
该GPLD的功耗。在涡轮增压位
该PMMR0寄存器可以复位为0，并且
GPLD锁定其产出和进入睡眠状态，直到
在其输入端的下一个过渡。
另外，在PMMR2寄存器中的位可以被设置
由MCU来阻止从进入信号
GPLD ，以降低功耗。请参阅
完整的数据资料。
安全和NVM扇区保护
在保护注册一个安全位使能
软件项目，编码在FLASH + PSD ，以
被关起来。这个位仅由访问
系统设计者从JTAG串行端口，或者从
并行插入程序员。它不能
PC5
PC6
从MCU访问。唯一的办法安全
位清零是擦除整个芯片。
主的扇区的内容和
二次NVM块可以使用的比特进行保护
在保护寄存器。这些位
从应用程序代码中的MCU访问，
或者从在将设有一个程序员
过程。
表的编程5.方法不同功能的FLASH + PSD的块
功能块
主要的闪存
二次EEPROM或闪存
PLD阵列（ DPLD和GPLD ）
FLASH + PSD配置
OTP行
JTAG编程
是的
是的
是的
是的
No
器件编程
是的
是的
是的
是的
是的
是的
是的
No
No
是的
IAP
5/7
QQ：2880707522 复制
