M80C186XL20 16 12 10
16位高集成嵌入式处理器
Y
低功耗全静态版
M80C186
操作模式
增强模式
DRAM刷新控制单元
省电模式
直接接口80C187
兼容模式
NMOS 80186引脚对引脚
更换非Numerics的
应用
集成的功能集
静态模块CPU
时钟发生器
2个独立DMA通道
可编程中断控制器
3可编程16位定时器
动态RAM刷新控制单元
可编程存储器和
外设片选逻辑
可编程等待状态发生器
本地总线控制器
省电模式
系统级测试支持（高
阻抗测试模式）
Y
Y
完全目标代码兼容
与现有的8086 8088软件和
有10个附加说明过
8086 8088
速版本可供选择
20兆赫（ M80C186XL20 ）
16兆赫（ M80C186XL16 ）
12 5兆赫（ M80C186XL12 ）
10兆赫（ M80C186XL ）
直接寻址能力为
1 MB存储器和64 KB的I O
完整的系统开发
支持
所有的8086和80C186软件
开发工具，可用于
M80C186XL系统开发
ASM汇编86 PL M- 86
帕斯卡尔-86的Fortran - 86 IC- 86和
系统工具
在电路仿真器（ ICE
TM
-186)
可提供68引脚
陶瓷针栅阵列（ PGA ）
军用温度范围
b
55 ℃
a
125 C （T
C
)
Y
Y
Y
Y
Y
Y
英特尔M80C186XL是一个模块化的内核重新实现M80C186微处理器，提供更高的
速度和更低的功耗比标准M80C186但仍保持100 ％的时钟，用于时钟功能
tional兼容封装和管脚也相同
271276 – 1
其他品牌和名称是其各自所有者的财产
本文档中的信息均与英特尔产品相关的英特尔概不承担任何责任，包括侵犯任何专利或
版权销售英特尔产品和使用，除非在英特尔的条款和条件出售此类产品的英特尔保留作出正确的规定
修改这些参数，恕不另行通知微电脑产品随时可能有轻微的变化，以本规范勘误表
版权
英特尔公司1996
1995年3月
订单号271276-002
M80C186XL
表1 M80C186XL引脚说明
符号
V
CC
V
SS
RESET
PGA
针无
9
43
26
60
57
TYPE
I
I
I
I
O
名称和功能
系统电源
a
5伏电源
系统接地
RESET输出表示M80C186XL CPU是被重置，并
可作为一个系统复位它与高有效同步
处理器时钟和持续的时钟周期的整数倍
对应的RES复位信号的长度变为无效2
RES后，时钟输出周期变为无效时绑在TEST
BUSY引脚RESET强制M80C186XL进入增强模式
复位时总线保持不浮动
晶体输入X1和X2提供给一个外部连接
基本模式或第三谐波并联谐振晶体的
内部振荡器X1的可以连接的外部时钟，而不是
晶体在这种情况下减少对X 2的电容的输入或
振荡器频率在内部被分成两到产生时钟
信号（ CLKOUT ）
时钟输出为系统提供了一个50％占空比波形
所有器件的引脚时序指定相对于CLKOUT CLKOUT是
在复位和总线保持活跃
积极的RES导致M80C186XL立即终止其
目前的活动清除内部逻辑和进入休眠状态
这个信号可以是异步的M80C186XL时钟的
M80C186XL开始取指令大约6个时钟
RES周期后返回高电平正确的初始化V
CC
必须
是在规定范围内，并且时钟信号必须是稳定的多
超过4个时钟周期与RES举行低分辨率的内部同步
这个输入被提供有一个施密特触发器，以促进电源接通RES
通过一个RC网络一代
在测试过程中引脚进行采样，并在复位后确定是否
该M80C186XL是进入兼容或增强模式增强
模式需要测试是在高RES和LOW的上升沿
4 CLKOUT周期后的任何其他组合将放置
M80C186XL在兼容模式下电过程中积极RES是
配置测试BUSY为输入一个内部弱上拉要求
确保当输入没有外部驱动HIGH状态
测试兼容模式下此引脚配置为作为测试
该引脚审查WAIT指令如果TEST输入
当等待开始执行指令执行志高
暂停测试将被重新采样每五钟，直到它变低
此时执行恢复如果中断而启用
M80C186XL正在等待测试将中断提供服务
BUSY在增强模式下此引脚配置为作为
忙碌的BUSY输入用于通知数学的M80C186XL
协活性浮动执行的浮点指令
M80C186XL采样BUSY引脚，以确定何时数学
协处理器已准备好接受新的命令BUSY有效
高
X1
X2
59
58
I
O
CLKOUT
56
O
水库
24
I
测试BUSY
47
I O
5
QQ：2881677436 复制
