M74HCT7259
8BIT寻址锁存器/解码器/ RELAIS
DRIVER （漏极开路输出，反相输出）
初步数据
低功耗
I
CC
= 4
A
（ MAX 。 ）在T
A
= 25
°C
s
兼容TTL输出
V
IH
= 2V （ MIN ）V
IL
= 0.8V （最大值）电压为5V
s
输出驱动能力
90输入通道负载
s
大电流开漏输出UP
到80毫安
该M74HCT7259是一个高速CMOS 8位
寻址锁存器/解码器制作
硅栅C2MOS技术。它具有相同的
输入通道的高速性能结合
真正的CMOS低功耗。
该M74HCT7259有一个数据输入（D ） 8
LATCH反转输出（ Q0 - Q7 ） ， 3个地址
输入（ A，B和C ） ，共同使能输入
（ ENABLE）和共同清除输入。对
操作此设备的可寻址锁存器，数据
被保持在D输入端，并且所述的地址
锁存到其数据将被输入的被保持
在A ， B和C的输入。
当使能为低电平时的数据流
通过该地址输出。的数据被存储
在ENABLE脉冲的正向边沿。
所有unadressed锁存器将保持不变。
具有使能在高状态的设备
取消选择所有插销留在自己的
先前的状态，不受上的变化
s
DIP
订购代码
包
DIP
SOP
牛逼UBE
M74HCT7259B1R
SOP
T&
M74HCT7259M1R M74HCT7259M1RTR
数据或地址输入。为了消除
输入错误的数据进入的可能性
锁存，使能应保持高电平
（不活动），而地址线被改变。如果
ENABLE保持高清晰的拍摄都低
8锁存器被清零以高电平（OFF）的
状态。如果ENABLE为低，除了所有插销
地址锁存器将被清除。地址
锁存器将替代地对D的补
输入，有效地实现一个3至8行
解码器。内部钳位二极管保护开放
防止过电压是由于漏输出
感性负载。
所有的输入都配有保护电路
防止静电放电和瞬态过剩
电压。
引脚连接和IEC逻辑符号
2000年2月
1/11
M74HCT7259
输入等效电路
引脚说明
针无
1, 2, 3
4, 5, 6, 7, 9,
10, 11, 12
13
14
15
8
16
符号
A， B，C
Q0到Q7
DATA IN
启用
明确
GND
V
CC
名称和FUNCT离子
LATCH SELECT
锁存器输出
数据输入
锁存使能输入
有条件的复位输入
地（ 0V ）
正电源电压
真值表
输入端S
明确
H
H
L
ENABL ê
L
H
L
输出
ADDRESSED LATCH
D
Qi0
D
选择输入端S
C
L
L
L
L
H
H
H
H
B
L
L
H
H
L
L
H
H
A
L
H
L
H
L
H
L
H
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
每个O THER输出
QI0
Qi0
H
F油膏
可寻址锁存器
内存
8行解复用器
l位于CH ADDRESSED
D：在数据输入电平
Qi0 ：所指示的稳态输入条件之前的电平分别建立中，（i = 0,1， ...， 7）。
绝对最大额定值
符号
V
CC
V
I
V
O
I
IK
I
OK
I
O
I
GND
I
CC
P
D
T
英镑
T
L
电源电压
直流输入电压
直流输出电压
DC输入二极管电流
DC输出二极管电流
每个引脚的直流输出电流
地电流
DC V
CC
当前
功耗
储存温度
焊接温度（ 10秒）
参数
价值
-0.5到+7.0
-0.5到V
CC
+ 0.5
-0.5到V
CC
+ 0.5
±
20
±
20
100
- 800
50
500 (*)
-65到+150
300
单位
V
V
V
mA
mA
mA
mA
mA
mW
o
o
C
C
绝对最大额定值超出这可能会损坏设备的价值。这些条件下的功能操作，是不是暗示。
o
o
o
o
（ * ） 500毫瓦：
65 C减免300兆瓦为10mW / C： 65℃ to85
3/11
M74HCT7259
AC电气特性
(C
L
= 50 pF的输入吨
r
= t
f
= 6纳秒）
SYMB OL
参数
牛逼EST电导率银行足球比赛s
V
CC
C
L
（ V） （PF ）
t
TLH
t
PLZ
t
PZL
输出转换时间
传播延迟时间
（ DATA - Q）
3.3
(*)
VALU ê
T
A
= 25 C
分钟。
牛逼YP 。
3
马克斯。
6
o
取消它
-40至85℃
分钟。
马克斯。
18
9
80
92
ns
ns
o
R
L
(K)
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
50
50
50
150
50
150
50
150
50
150
50
150
50
150
50
50
150
50
50
50
50
50
50
50
50
4.5
3.3
(*)
3.3
(*)
4.5
4.5
t
PLZ
t
PZL
传播延迟时间
（A ， B，C - Q）
3.3
3.3
(*)
(*)
20
24
31
37
39
46
98
112
ns
4.5
4.5
t
PLZ
t
PZL
传播延迟时间
（ ENABLE - Q）
3.3
3.3
(*)
(*)
25
29
39
45
49
56
82
98
ns
4.5
4.5
t
PLZ
t
PZL
传播延迟时间
（ CLEAR - Q）
3.3
(*)
21
25
33
39
41
49
76
90
ns
3.3
(*)
150
4.5
4.5
19
23
7
7
4
30
36
15
15
10
5
38
45
38
19
38
19
26
13
10
5
10
ns
ns
ns
ns
pF
pF
t
瓦特（L）的
t
瓦特（L）的
t
s
t
h
C
IN
最小脉冲宽度（ CLEAR ）
最小脉冲宽度（启用）
最小建立时间
最小保持时间
输入电容
3.3
(*)
4.5
3.3
(*)
4.5
3.3
(*)
4.5
3.3
(*)
4.5
C
PD
（ ** ）功率耗散电容
5
96
10
（ *）的电压范围为3.3V
±
5%
(**) C
PD
被定义为THEIC的内部等效电容，它是由操作电流消耗计算无负载的值。 （请参阅
toTest电路）。平均operting电流可以由下式得到。我
CC
（ OPR ） = C
PD
V
CC
f
IN
+ I
CC
5/11
QQ：2881677436 复制
