三菱半导体<SOI / CMOS>
初步
M69897VP
16： 1 2.488 Gbps的多路复用
描述
该M69897VP多路复用器芯片是一个集成的串行化SONET OC- 48 （ 2.488 Gbps）的接口
装置。该芯片执行相一致并行到串行的功能与SONET / SDH的传输
标准。该装置适用于基于SONET的ATM应用。
SOI（绝缘体上的硅绝缘体）技术的优点，如低电压运行，低的衬底噪声
并与标准CMOS工艺相容性好，是在芯片设计以充分利用
实现低抖动和低功率运行和64引脚PQFP封装尺寸小。
特点
- 1.8 V单电源供电
- 支持2.488 Gbps的（ OC- 48 ， STM- 16 ）
- 16位单端PECL接口
- 片上高频锁相环时钟发生器
- 155.52 MHz的参考频率
- 低功耗
- 可在64 PQFP
- 奇偶校验功能
应用
- 的SONET / SDH系统
- 光纤系统
- 高速背板互连和点至点的数据链路
奇偶
PARITYI
PARIERRO
查
16
PDI [15：0 ]
155.52 Mbps的
16 ： 1并行
D触发器
串行
2
SDOP / SDON
2.488 Gbps的
2
PCLKOP /
PCLKON
2
定时
155.52兆赫
2
2.488 GHz的
2.488 GHz的
发电机
2.488 GHz的
SCLKOP /
SCLKON
SCLKIP /
SCLKIN
2.488 GHz的
PCLKIP /
PCLKIN
2
2
155.52兆赫
PLL
LPF_EXT1/
LPF_EXT2
SELPLL
图1功能框图
1
三菱电机
2000年12月
表8时钟抖动特性
符号
T
抖动
F
-3dB
F
PEAK
描述
输出抖动
抖动传输（ 12K - 20MHz的）
抖动传输峰值
0.1
民
典型值
最大
0.01
10
单位
UIrms
兆赫
dB
条件
PDI [15：0 ] /
PARITYI
50 ½
M69897VP
图2单端PECL输入直流端接
V
DD
180 ½
0.1 F
PDI [15：0 ] /
PARITYI
70 ½
M69897VP
图3单端PECL输入端接交流
PCLKIP
50 ½
PCLKIN
50 ½
M69897VP
图4差分PECL输入直流端接为155.52 MHz的时钟。
3
三菱电机
2000年12月
V
DD
180 ½
0.1 F
PCLKIP
70 ½
V
DD
180 ½
0.1 F
PCLKIN
70 ½
M69897VP
图5差分PECL输入AC终止了155.52 MHz的时钟。
V
DD
180 ½
100 pF的
SCLKIP
V
DD
180 ½
100 pF的
SCLKIN
M69897VP
图6差分PECL输入AC终止了2.488 GHz的时钟
（用于内部PLL关闭状态模式） 。
4
三菱电机
2000年12月
QQ：2881677436 复制
