M68Z512
4兆位（ 512KB ×8 ）低功耗SRAM与输出使能
s
超低数据保持电流
- 为100nA （典型值）
- 10μA （最大值）
s
s
s
s
s
s
s
工作电压： 5V ±10 ％
512 Kbit的X8与SRAM输出使能
平等周期和访问时间： 70ns的
低V
CC
数据保存： 2V
TRI- STATE通用I / O
CMOS的最佳速度/功耗
自动断电WHEN
取消
旨在用于ST
ZEROPOWER
与TIMEKEEPER
控制器
1
TSOP II 32 （ NC）
10× 20毫米
32
s
图1.逻辑图
描述
该M68Z512是4兆位（ 4,194,304位） CMOS
SRAM ，按照8位为524,288字。该
器件具有完全静态操作无需
外部时钟或定时选通，与AD-相等
穿着访问和周期时间。它需要一个单一的
5V ±10 ％电源，所有输入和输出
TTL兼容。
该设备具有自动断电功能，
降低功率消耗了99％以上
取消的时候。
该M68Z512是采用32引脚TSOP II
（10× 20毫米）封装。
表1.信号名称
A0-A18
DQ0-DQ7
E
G
W
V
CC
V
SS
地址输入
VCC
19
A0-A18
8
DQ0-DQ7
W
E
G
M68Z512
数据输入/输出
芯片使能
OUTPUT ENABLE
写使能
电源电压
地
VSS
AI03030
2000年3月
1/12
M68Z512
表2.绝对最大额定值
(1)
符号
T
A
T
英镑
V
IO （2）
V
CC
I
O (3)
P
D
参数
工作环境温度
储存温度
输入或输出电压
电源电压
输出电流
功耗
价值
0到70
-65到150
-0.3到V
CC
+ 0.3
-0.3 7.0
20
1
单位
°C
°C
V
V
mA
W
注： 1。除了评级"Operating温度Range" ，上面讲的那些表"Absolute最大Ratings" ，可能
对器件造成永久性损坏。这些压力额定值只，设备的操作在这些或任何其他条件
超出本规范的经营部门所标明的是不是暗示。暴露在绝对最大额定值条件
系统蒸发散长时间可能会影响器件的可靠性。另请参阅意法半导体处处计划和其他有关的质
性文件。
2.最多的最高工作V
CC
5.5V而已。
3.一个输出的时间，不超过100秒的持续时间。
图2. TSOP连接
A17
A16
A14
A12
A7
A6
A5
A4
A3
A2
A1
A0
DQ0
DQ1
DQ2
VSS
1
32
8
9
M68Z512
25
24
16
17
AI03031
VCC
A15
A18
W
A13
A8
A9
A11
G
A10
E
DQ7
DQ6
DQ5
DQ4
DQ3
读取模式
该M68Z512是在读取模式时
写使能（ W）是高配输出使能（ G）
低，芯片使能（ E）为有效。这种亲
志愿组织从4,194,304八对数据的访问
静态存储器阵列中的位置，通过指定
19个地址输入。有效的数据将是可用的
在T内的八个输出引脚
AVQV
在最后
稳定的地址，提供G是低，E为低。
如果芯片使能或输出使能访问时间
不符合要求，数据的访问将被从所测量的
限制参数（T
ELQV
或T
GLQV
），而不是
地址。数据出来可能是不确定的在t
ELQX
和T
GLQX
但数据线将始终处于有效
t
AVQV
.
写模式
该M68Z512是在写入模式时的
w和e引脚是低。无论是芯片使能IN-
把（ E）或写使能输入（ W）必须被去
在地址转换为之后，又断言
quent写周期。写开头的并发
芯片伦斯启用活跃和W低。
因此，地址的建立时间是参照
写使能和芯片使能为t
AVWL
和T
AVEH
分别，由后者occur-确定
环边缘。
在写入周期可以由提前终止
E或W的上升沿
如果输出启用（E =低和G =低）
则W将返回的输出为高阻抗
T内
WLQZ
其下降沿。必须小心
为了避免在这种类型的操作的总线竞争。
数据输入必须是有效的对于T
DVWH
在利培前
写的的边沿启用，或在t
DVEH
前
的上升沿，以先到为准，并重新
主要适用于吨
WHDX
或T
EHDX
.
2/12
QQ：2881677436 复制
