三菱<DIGITAL ASSP>
M66850J / FP ， M66851J / FP
M66852J / FP ， M66853J / FP
SRAM型FIFO存储器
引脚配置（顶视图）
2
D4
1
D5
32
D6
31
D7
30
D8
29
RS
28
WEN1
27
WCLK
26
WEN2/LD
25
V
CC
24
Q8
23
Q7
22
Q6
21
Q5
4
D2
3
D3
描述
M66850 / 851 /八百五十三分之八百五十二是非常高的速度和时钟同步
FIFO （先入先出）存储器采用高速CMOS制造
技术。
这些FIFO适用于数据缓冲区为网络和
通信。
的写操作被写入时钟引脚（ WCLK ）和控制
2写使能引脚（ WEN1 ， WEN2 ） 。
数据出现在数据输入引脚（ D0- D8）被写入到
在每个上升沿写入时钟上升沿同步FIFO ，当
设备启用了写入。
读出操作是由读时钟引脚（ RCLK ）和控制
两个读使能引脚（ REN1 ， REN2 ） 。
数据从同步FIFO读取每个上升沿读取时钟
当被使能用于读取所述装置边缘。输出使能
销（OE ）控制的数据输出引脚（ Q0 Q8 ）的状态。
三菱FIFO中有四个标志（ EF ， FF ， PAE ， PAF） 。空
EF标志和满标志FF是固定的标志。几乎空标志
PAE和几乎满标志PAF是可编程的标志。该
可编程标志偏移是由负载销（LD）的启动。
D1
D0
PAF
PAE
GND
5
6
7
8
9
REN1
10
RCLK
11
REN2
12
OE
13
EF
14
FF
15
Q0
16
Q1
17
Q2
18
Q3
19
Q4
20
大纲32P0 （ M66850 - 853J ）
25
RS
24
WEN1
23
WCLK
22
WEN2/LD
21
V
CC
20
Q8
19
Q7
18
Q6
17
Q5
30
D4
29
D5
28
D6
26
D8
32
D2
31
D3
27
D7
特点
内存配置
64words X 9bits （ M66850J / FP ）
256words X 9bits （ M66851J / FP ）
512words X 9bits （ M66852J / FP ）
1024words X 9bits （ M66853J / FP ）
写和读时钟可以是独立的
先进的CMOS技术
可编程几乎空和几乎全部标志
高速： 25ns的周期时间
封装：
32引脚Pastic引线芯片载体（ PLCC ）
32引脚薄型四方扁平封装（ LQFP ）
D1
D0
PAF
PAE
GND
1
2
3
4
5
REN1
6
RCLK
7
REN2
8
EF
10
FF
11
Q2
14
Q3
15
Q0
12
OE
9
Q1
13
Q4
16
LD
应用
数据缓冲器，用于网络通信。
大纲32P6B （ M66850 - 853FP ）
框图
RS
WCLK
WEN1
WEN2
RESET
逻辑
D0-D8
–
输入
注册
OFFSET
注册
写
控制
内存
ARRAY
写
指针
读
指针
读
控制
产量
注册
RCLK
REN1
REN2
EF
PAE
PAF
FF
OE
旗
逻辑
–
Q0-Q8
1
三菱<DIGITAL ASSP>
M66850J / FP ， M66851J / FP
M66852J / FP ， M66853J / FP
SRAM型FIFO存储器
引脚和信号说明
V
CC
一个+ 5伏电源引脚。
= GND
一0伏接地引脚。
RS ：复位（ INPUT）
当RS设置为低，内部读写指针设置为
该第一物理位置时，输出寄存器被初始化为低电平，
FF和PAF设置为高， EF和PAE被设置为低。
上电后写操作前需要进行重置。
WCLK ：写时钟（ INPUT）
在D0 D8的数据存在被写入到FIFO的上升沿
WCLK当FIFO使能写。
RCLK ：读时钟（ INPUT）
数据从FIFO中读出上时的RCLK的上升沿
FIFO使能阅读。
WEN1 ：写ENABLE1 （ INPUT）
如果FIFO被配置为允许加载的偏移寄存器
WEN1是唯一的写使能。当WEN1为低电平时，数据
D0 -D8被写入到FIFO的WCLK的上升沿。
如果FIFO被配置成具有两个writeenables ，数据D0
D8被写入到FIFO的WCLK时的上升沿
WEN1为低，并WEN2为高。但如果FF为LOW时，数据就
D0- D8的将不被写入到FIFO 。
WEN2 / LD ：写使能2 /加载（ INPUT）
此信号的函数被定义为复位。
如果WEN2 / LD为高电平，在复位时，该信号作为一个第二
写使能（ WEN2 ） 。如果WEN2 / LD为低电平复位时，该信号
作为控制加载和读取的偏移量寄存器。
如果FIFO被配置成具有在D0 2写使能，数据
D8被写入到FIFO的WCLK时的上升沿
WEN1为低，并WEN2为高。但如果FF为LOW时，数据就
D0- D8的将不被写入到FIFO 。
如果FIFO被配置为具有可编程的标志，它是
可以写和从偏置寄存器中读取。有
4 9位偏移寄存器。两个用于控制所述
可编程概-空标志和两个用于控制所述
可编程几乎满标志。
在D0 - D8数据写入偏移寄存器在上升沿
WCLK时WEN1为低和LD低。 D8 - D0上的数据
被写入到以下顺序的偏移寄存器：
PAE LSB ， PAE MSB ， LSB PAF ， PAF MSB 。
REN1 ， REN2 ：读使能（ INPUT）
数据从FIFO中读出并介绍Q0-8的上升
RCLK ，当REN1和REN2低，输出端口的边缘
被使能。
如果任何一个读使能为高电平时，输出寄存器保存
以前的数据。
当FIFO是空的，读使能信号被忽略。
OE ：输出使能（ INPUT）
当OE为低电平时，输出端口Q0-8被使能并输出。
当OE为高电平时，输出端口Q0-8被放置在高
阻抗状态。
D0-8 ：数据输入（ INPUT）
D0-8是9位数据输入端口。
Q0-8 ：数据输出（ OUTPUT ）
Q0-8是9位数据输出端口。
2
EF ：空标志（ OUTPUT）
空标志变为低电平时，读出指针是等于
写指针。
当EF为低电平时， FIFO为空，并从进一步的数据读取
该数据输出被禁止。
EF是同步的RCLK的上升沿。
PAE ：可编程几乎空标志（ OUTPUT）
当PAE为低电平时，FIFO几乎是空的基础上，
抵消。默认偏移量是空+ 7 。 PAE被同步到
上升RCLK边缘。
FF ：满标志（ OUTPUT）
当FF为低电平时，FIFO为满并且进一步的数据写入到
数据输入被禁止。
全旗变为低电平时， FIFO满的数据。
FF被同步到WCLK的上升沿。
PAF ：可编程几乎满标志（ OUTPUT）
当血小板活化因子为低时，FIFO几乎充满基于偏移。
缺省偏移量是全-7。 PAF是同步到上升
WCLK的边缘。
三菱<DIGITAL ASSP>
M66850J / FP ， M66851J / FP
M66852J / FP ， M66853J / FP
SRAM型FIFO存储器
OFFSET FLAG
LD WEN1
0
0
WCLK
选择
空偏移（ LSB ）
空偏移（ MSB ）
全偏移（ LSB ）
全偏移（ MSB ）
0
1
1
1
0
1
无操作
写入FIFO
无操作
1
1
0
0
1
1
1
0
1
1
1
0
1
0
1
0
1
读FIFO
LD REN1 REN2
0
0
0
RCLK
选择
空偏移（ LSB ）
空偏移（ MSB ）
全偏移（ LSB ）
全偏移（ MSB ）
无操作
图1.写偏移寄存器
无操作
图2.读偏移寄存器
M66850J （ 64X9位）偏移寄存器
8 7 6
5
4
3
2
PAE LSB
PAE MSB
PAF LSB
PAF MSB
1
0
M66852J （ 512X9位）偏移寄存器
8 7 6
5
4
3
2
1
PAE LSB
PAE MSB
PAF LSB
PAF MSB
0
X X X E5 E4 E3 E2 E1 E0
默认值007H
X
X
X
X
X
X
X
X
X
X X X F5 F4 F3 F2 F1 F0
默认值007H
X
X
X
X
X
X
X
X
X
X E7 E6 E5 E4 E3 E2 E1 E0
默认值007H
X X X X
默认值
X
X
X
X
E8
0
X F7 F6 F5 F4 F3 F2 F1 F0
默认值007H
X X X X
默认值
X
X
X
X
F8
0
M66851J （ 256X9位）偏移寄存器
8 7 6
5
4
3
2
1
PAE LSB
PAE MSB
PAF LSB
PAF MSB
0
M66853J （ 1024X9位）偏移寄存器
8 7 6
5
4
3
2
1
PAE LSB
PAE MSB
PAF LSB
PAF MSB
0
X E7 E6 E5 E4 E3 E2 E1 E0
默认值007H
X
X
X
X
X
X
X
X
X
X F7 F6 F5 F4 F3 F2 F1 F0
默认值007H
X
X
X
X
X
X
X
X
X
X E7 E6 E5 E4 E3 E2 E1 E0
默认值007H
X X X X
默认值
X
X
X
E9 E8
0
0
e0 / F0是最显著位。
X =无关。
X F7 F6 F5 F4 F3 F2 F1 F0
默认值007H
X X X X
默认值
X
X
X
F9 F8
0
0
图3.偏移Regigter位置
3
三菱<DIGITAL ASSP>
M66850J / FP ， M66851J / FP
M66852J / FP ， M66853J / FP
SRAM型FIFO存储器
绝对最大额定值
符号
VCC
V
I
V
O
Pd
TSTG
参数
电源电压
输入电压
输出电压
最大功率耗散
储存温度
条件
评级
-0.5 – +7.0
-0.3 – V
CC
+0.5
-0.3 – V
CC
+0.5
记
-65 – 150
单位
V
V
V
mW
C
基于GND引脚上的值
Ta=70C
注：为450mW （ 32P6B ） ， 550MW （ 32P0 ）
推荐工作条件
符号
VCC
GND
TOPR
参数
电源电压
电源电压
工作环境温度
分钟。
4.5
0
范围
典型值。
5
0
马克斯。
5.5
70
单位
V
V
C
DC电气特性
（大= 0 - 70°C ， VCC = 5V ±10 ％ ， GND = 0V ）
符号
V
IH
V
IL
V
OH
V
OL
I
IH
I
IL
I
OZH
I
OZL
I
CC1
I
CC2
C
I
C
O
参数
"H"input电压
"L"input电压
"H"output电压
"L"output电压
"H"input电流
"L"input电流
关闭状态"H"output当前
关闭状态"L"output当前
工作电源电流
电源电流（静态）
输入电容
关态输出电容
测试条件
分钟。
2.0
2.4
0.4
1.0
-1.0
5.0
-5.0
70
500
10
15
范围
典型值。
马克斯。
0.8
I
OH
= -1mA
I
OL
= 8毫安
V
I
= V
CC
，任何输入
V
I
= GND ，任何输入
V
O
= V
CC
V
O
= GND
V
I
= V
CC
或GND ， F = 40MHz的，输出是开放的
V
I
= V
CC
或GND ，输出为开路
F = 1MHz的
F = 1MHz的
单位
V
V
V
V
A
A
A
A
mA
A
pF
pF
4
三菱<DIGITAL ASSP>
M66850J / FP ， M66851J / FP
M66852J / FP ， M66853J / FP
SRAM型FIFO存储器
开关特性
（大= 0 - 70°C ， VCC = 5V ±10 ％ ， GND = 0V ）
符号
t
AC
t
WFF
t
REF
t
PAF
t
PAE
t
OE
t
OLZ
t
OHZ
t
RSF
数据访问时间
写时钟为全旗
读时钟为空标志
写时钟，以几乎满标志
读时钟到几乎空标志
输出使能到输出有效
输出使能，以在低Z输出
输出使能到输出高-Z
重置为国旗和输出有效时间
参数
分钟。
3
范围
典型值。
马克斯。
15
15
15
15
15
13
13
25
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
3
0
3
时序条件
（大= 0 - 70°C ， VCC = 5V ±10 ％ ， GND = 0V ）
符号
t
CLK
t
CLKH
t
CLKL
t
DS
t
DH
t
ENS
t
ENH
t
RS
t
RSS
t
RSR
t
SKEW1
t
SKEW2
参数
时钟周期时间
时钟脉冲宽度高
时钟脉冲宽度低
数据建立时间
数据保持时间
使建立时间
能保持时间
复位脉冲宽度
复位设置时间
复位恢复时间
读时钟和写时钟为空标志和满标志之间的偏移时间
读时钟和写时钟之间的偏移时间几乎空标志和几乎全部
旗
分钟。
25
10
10
6
1
6
1
25
25
25
10
40
范围
典型值。
马克斯。
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
5.0V
1.1k
AC测试条件
在脉冲电平
输入上升/下降时间
输入定时基准水平
输出参考电平
输出负载
GND - 3.0V
3ns
1.5V
1.5V
参见图4
D.U.T.
680
30pF
图4.输出负载
包括测试板和范围电容。
5
QQ：2881677436 复制
