三菱<Dig /安娜。 INTERFACE>
M62392P,FP
8 - BIT 12CH我
2
C总线D-带有缓冲放大器，转换器
概述
的M62392P ， FP是CMOS 12通道D-A转换
与输出缓冲放大器。
它可以通过几个布线的微控制器通信
由于采用了双行我的
2
C总线。
输出缓冲放大器采用AB类输出
下沉和超过1.0毫安采购能力，并
输出电压范围为近地面与
VREF
U
.
最多8个芯片可以通过使用三个被连接到总线
芯片选择管脚，使得它能够处理多达96个
通道。
特点
I
2
C总线串行数据的方法
宽输出电压范围
引脚配置（顶视图）
R 1
SCL 2
SDA 3
24 CS0
23 CS1
22 CS2
M62392P,FP
4 AO7
AO8 5
Ao9 6
Ao10 7
Ao11 8
Ao12 9
VREFL 10
VrefU1 11
GND 12
概要
21 V
DD
20 V
CC
19 AO6
18 AO5
17 AO4
16 AO3
15 Ao2的
14 AO1
13 VrefU2
近地面和VrefU之间（ 0 5V ）
高输出电流驱动能力
24P
4
D（ P）
24P
2
N-二B（ FP ）
超过± 1.0毫安
2设定电压范围由双输入引脚
对于高电压参考（VREF
U1
,
U2
)
应用
从数字数据转换为模拟控制数据为消费者和工业设备。
增益控制和自动调节显示器，监视器或CTV的。
框图
CS0 CS1 CS2 V
DD
V
cc
24
23
22
21
20
Ao6
19
Ao5
18
Ao4
17
Ao3
16
Ao2
15
Ao1
14
V
refU2
GND
13
12
芯片选择
I
2
C总线收发器
地址
解码器
8位上方
段R- 2R
8位锁存器
8位上方
段R- 2R
8位锁存器
8位上方
段R- 2R
8位锁存器
8位上方
段R- 2R
8位锁存器
8位上方
段R- 2R
8位锁存器
8位上方
段R- 2R
8位锁存器
8
8位锁存器
8位上方
段R- 2R
8位锁存器
8位上方
段R- 2R
8位锁存器
8位上方
段R- 2R
8位锁存器
8位上方
段R- 2R
8位锁存器
8位上方
段R- 2R
8位锁存器
8位上方
段R- 2R
1
2
3
4
5
6
7
8
9
10
11
R
SDA ，SCL
Ao7
Ao8
Ao9
Ao10
Ao11
Ao12
V
REFL
V
refU1
三菱电机
1997-5-27C.rev （1/ 7）
三菱<Dig /安娜。 INTERFACE>
M62392P,FP
8 - BIT 12CH我
2
C总线D-带有缓冲放大器，转换器
绝对最大额定值
符号
V
CC
V
DD
VrefU1,2
参数
电源电压
电源电压
D- A转换高电平
参考电压
输入电压
输出电压
功耗
工作温度
储存温度
条件
评级
-0.3 7.0
-0.3 7.0
-0.3 7.0
-0.3到V
DD
+0.3
-0.3到V
CC
+0.3
465 （ DIP ） / 421 （ FP ）
-20到85
-55至125
单位
V
V
V
V
V
mW
°C
°C
VIN
Vo
Pd
TOPR
TSTG
电气特性
<Digital Part> （V
CC
,V
DD
， Vref的U1,2 = + 5V ± 10 ％ ，V
CC
△ Vref的
U1,2 ， GND = VREFL = 0V ，TA = -2085 ° C除非另有说明）
符号
V
DD
I
DD
I
ILK
V
IL
V
IH
参数
电源电压
电源电流
输入漏电流
输入低电压
输入高电压
0.8V
DD
CLK = 1MHz的操作
I
AO
=0A
V
IN
=0~V
DD
–10
测试条件
民
4.5
评级
典型值
5.0
最大
5.5
1.0
10
0.2V
DD
单位
V
mA
A
V
V
<Analog Part> （V
CC
,V
DD
， Vref的U1,2 = + 5V ± 10 ％ ，V
CC
≥VrefU1,2,GND=VrefL=0V,Ta=–20
至85℃，除非另有说明）
评级
测试条件
符号
参数
单位
民
典型值
最大
V
CC
I
CC
IrefU
VrefU
VREFL
V
AO
I
AO
S
DL
S
L
电源电压
电源电流
CLK = 1MHz的操作我
AO
=0A
4.5
5.0
1.0
1.4
5.5
3.0
3.0
V
CC
V
CC
-3.5
V
CC
-0.1
V
CC
-0.2
1.0
1.0
1.5
2.0
2.0
0.1
V
mA
mA
V
V
V
V
mA
最低位
最低位
最低位
最低位
F
1997-5-27C.rev （ 3/7 ）
D- A转换器的高级别
VrefU=5V,VrefL=0V
参考电压输入电流数据条件：在最大电流
D- A转换器的高级别
参考电压范围
输出剂量不一定
是中值
参考电压的设定范围。
3.5
GND
0.1
0.2
–1.0
–1.0
D- A转换器的低级别
参考电压范围
缓冲放大器的输出
电压范围
缓冲放大器的输出
驱动器系列
微分非线性
非线性
I
AO
=±100A
I
AO
=±500A
上边饱和电压= 0.3V
下侧的饱和电压= 0.2V
S
零
零代码错误
S
满
Co
Ro
满量程误差
输出容性负载
缓冲放大器
输出阻抗
VrefU=4.79V
VrefL=0.95V
V
CC
=5.5V(15mV/LSB)
空载
(I
AO
=0)
–1.5
–2.0
–2.0
5.0
三菱电机
三菱<Dig /安娜。 INTERFACE>
M62392P,FP
8 - BIT 12CH我
2
C总线D-带有缓冲放大器，转换器
I2C总线特性
符号
f
SCL
t
BUF
t
高清： STA
t
低
t
高
t
SU ： STA
t
高清： DAT
t
苏： DAT
t
R
t
F
t
苏： STO
SCL时钟频率
时间总线必须是自由的前一个新的传输开始
保持时间启动条件。在此期间后，第一时钟
产生脉冲。
时钟的低周期
高周期的时钟的
建立时间起始条件（仅与重复
启动条件）
数据保持时间
建立时间数据
上升SDA和SCL线时间
秋季SDA和SCL线时间
建立时间为停止条件
参数
普通模式
分钟。
0
4.7
马克斯。
100
-
高速模式
分钟。
0
1.3
马克斯。
400
-
单位
千赫
s
s
s
s
s
s
ns
ns
ns
s
4.0
4.7
4.0
4.7
0
250
-
-
4.0
-
-
-
-
-
-
1000
300
-
0.6
1.3
0.6
4.7
0
100
20+
20+
0.6
-
-
-
-
0.9
-
300
300
-
*请注意，发射器必须在内部提供至少保持时间来弥补未定义
区（ max.300 NS ） SCL的下降沿。
时序图
t
R,
t
F
t
BUF
V
IH
SDA
V
IL
t
高清： STA
V
IH
SCL
t
苏： DAT
t
高清： DAT
t
SU ： STA
t
苏： STO
V
IL
t
低
开始
t
高
开始
停止
开始
三菱电机
1997-5-27C.rev （ 4/7 ）
三菱<Dig /安娜。 INTERFACE>
M62392P,FP
8 - BIT 12CH我
2
C总线D-带有缓冲放大器，转换器
I2C总线格式
STA从地址W A
数字数据格式
从地址
第一次
LAST
子地址
A
DAC数据
了STP协议
SUB地址
第一次
LAST
1
0
0
1
A2
A1
A0
X
X
X
X
S3
S2
S1
S0
（从地址）
芯片选择数据
不关心
通道选择数据
DAC数据
第一次
最高位
LAST
最低位
D7
D6
D5
D4
D3
D2
D1
D0
（ 1 ）芯片选择数据
最高位
最低位
（ 2 ）信道选择数据
最高位
最低位
A2
0
0
0
1
A1
0
0
1
1
A0 CS2 CS1 CS0
0
1
0
1
0
0
0
1
0
0
1
1
0
1
0
1
S3
0
0
0
1
1
1
1
S2
0
0
0
0
1
1
1
S1
0
0
1
1
0
0
1
S0
0
1
0
1
0
1
1
频道选择
不在乎。
CH1选择
CH2选择
CH11选择
CH12选择
不在乎。
不在乎。
低3比特（ A 0， A 1， A 2 ）是一个可编程的地址。这
集成电路被访问，只有当从装置的较低的3位数据
地址与CS0至CS2中的数据相一致。 （参见
上表）
（3）的DAC数据
第一次
最高位
LAST
最低位
D7
0
0
0
0
1
1
D6
0
0
0
0
1
1
D5
0
0
0
0
1
1
D4
0
0
0
0
1
1
D3
0
0
0
0
1
1
D2
0
0
0
0
1
1
D1 D0
0
0
1
1
1
1
0
1
0
1
0
1
DAC输出
(V
REF
U
-V
REF
L
） / 256× 1 + V
REF
L
(V
REF
U
-V
REF
L
） / 256× 2 + V
REF
L
(V
REF
U
-V
REF
L
） / 256 ×3 + V
REF
L
(V
REF
U
-V
REF
L
） / 256 ×4 + V
REF
L
(V
REF
U
-V
REF
L
） / 256× 255 + V
REF
L
V
REF
U
三菱电机
1997-5-27C.rev （ 5/7 ）
M62392P/FP
8 - BIT 12CH我
2
C总线D / A转换器与缓冲放大器
REJ03D0883-0300
Rev.3.00
2008年3月25日
描述
该M62392P / FP是CMOS 12通道D / A转换器的输出缓冲放大器。它可以与一个通信
通过几年的布线由于采用了双行我的微控制器
2
C总线。
输出缓冲放大器采用AB类输出，下沉和大于1.0 mA输出能力，以及一个
输出电压范围为近地面与VrefU 。
最多8个芯片可以被连接到一个总线使用3芯片选择引脚，使得它能够处理多达96个
通道。
特点
I
2
C总线串行数据的方法
宽输出电压范围
近地面和VrefU之间（0至5伏）
高输出电流驱动能力比
±1.0
mA
2设定电压范围由双输入引脚上的电压参考（ VrefU1 ， U2 ）
应用
从数字数据转换为模拟控制数据为消费者和工业设备。
增益控制和自动调节显示器，监视器或CTV的。
框图
CS0 CS1 CS2 V
DD
24
23
22
21
V
CC
20
A
O6
19
A
O5
18
A
O4
17
A
O3
16
A
O2
15
A
O1
14
VrefU2 GND
13
12
芯片选择
+
+
+
+
+
+
I
2
C总线收发器
地址
解码器
8位上方
段R- 2R
8位上方
段R- 2R
8位上方
段R- 2R
8位上方
段R- 2R
8位上方
段R- 2R
8位上方
段R- 2R
8-bit
LATCH
8-bit
LATCH
8-bit
LATCH
8-bit
LATCH
8-bit
LATCH
8-bit
LATCH
8
8-bit
LATCH
8位上方
段R- 2R
8-bit
LATCH
8位上方
段R- 2R
8-bit
LATCH
8位上方
段R- 2R
8-bit
LATCH
8位上方
段R- 2R
8-bit
LATCH
8位上方
段R- 2R
8-bit
LATCH
8位上方
段R- 2R
+
+
+
+
+
+
1
R
2
SCL
3
SDA
4
A
O7
5
A
O8
6
A
O9
7
A
O10
8
A
O11
9
A
O12
10
11
VREFL VrefU1
REJ03D0883-0300 Rev.3.00 2008年3月25日
第1页8
M62392P/FP
管脚配置
M62392P/FP
R
SCL
SDA
A
O7
A
O8
A
O9
A
O10
A
O11
A
O12
VREFL
VrefU1
GND
1
2
3
4
5
6
7
8
9
10
11
12
24 CS0
23 CS1
22 CS2
21 V
DD
20 V
CC
19 A
O6
18 A
O5
17 A
O4
16 A
O3
15 A
O2
14 A
O1
13 VrefU2
（ TOP VIEW ）
概要： PRDP0024AA -A （ 24P4D ）
24P2N-B
引脚说明
PIN号
3
1
2
14
15
16
17
18
19
4
5
6
7
8
9
20
21
12
10
11
13
22
23
24
引脚名称
SDA
R
SCL
Ao1
Ao2
Ao3
Ao4
Ao5
Ao6
Ao7
Ao8
Ao9
Ao10
Ao11
Ao12
V
CC
V
DD
GND
VREFL
VrefU1
VrefU2
CS2
CS1
CS0
功能
串行数据输入端
复位信号输入端
串行时钟输入端
8位D / A转换器输出端
模拟电源端
数字电源端
模拟和数字公共GND
D / A转换低电平基准电压输入端
D / A转换高电平基准电压输入端1
D / A转换高电平基准电压输入端子2
芯片选择数据输入端2
芯片选择数据输入端1
芯片选择数据输入端0
REJ03D0883-0300 Rev.3.00 2008年3月25日
第2页8
M62392P/FP
绝对最大额定值
项
电源电压
电源电压
D / A转换器的高级别基准电压
输入电压
输出电压
功耗
工作温度
储存温度
符号
V
CC
V
DD
VrefU1 ， 2
VIN
V
O
Pd
TOPR
TSTG
评级
-0.3到+7.0
-0.3到+7.0
-0.3到+7.0
-0.3到V
DD
+ 0.3
-0.3到V
CC
+ 0.3
465 （ P） / 421 （ FP ）
-20至+85
-40到+125
单位
V
V
V
V
V
mW
°C
°C
电气特性
<Digital part>
(V
CC
, V
DD
， VrefU1 ， 2 = + 5V
±
10%, V
CC
≥
VrefU1 ，2， GND = VREFL = 0V ，钽= -20至+ 85 ℃，除非另有说明。 ）
项
电源电压
电源电流
输入漏电流
输出低电压
（SDA）
输入低电压
输入高电压
符号
V
DD
I
DD
I
ILK
V
OL
V
IL
V
IH
民
4.5
—
–10
—
—
0.8 V
DD
范围
典型值
5.0
—
—
—
—
—
最大
5.5
1.0
10
0.4
0.2 V
DD
—
单位
V
mA
A
V
V
V
条件
CLK = 1 MHz工作频率，
I
AO
= 0
A
V
IN
= 0至V
DD
ISINK = 3毫安
<Analog part>
(V
CC
, V
DD
， VrefU1 ， 2 = + 5V
±
10%, V
CC
≥
VrefU1 ，2， GND = VREFL = 0V ，钽= -20至+ 85 ℃，除非另有说明。 ）
项
电源电压
电源电流
D / A转换器的高水准
参考电压输入
当前
D / A转换器的高水准
参考电压范围
D / A转换器的低级别
参考电压范围
缓冲放大器的输出
电压范围
缓冲放大器的输出
驱动器系列
微分非线性
非线性
零代码错误
满量程误差
输出容性负载
缓冲放大器的输出
阻抗
符号
V
CC
I
CC
IrefU
民
4.5
—
—
范围
典型值
5.0
1.0
1.4
最大
5.5
3.0
3.0
单位
V
mA
mA
条件
CLK = 1MHz工作频率下，我
AO
= 0
A
VrefU = 5 V ， VREFL = 0 V
数据条件：在最大电流
输出剂量并不一定是
参考范围内的值
电压设定范围。
I
AO
=
±100 A
I
AO
=
±500 A
上边饱和电压= 0.3 V
下侧的饱和电压= 0.2 V
VrefU = 4.79 V
VREFL = 0.95 V
V
CC
= 5.5 V （ 15毫伏/ LSB ）
空载（I
AO
= 0)
VrefU
VREFL
V
AO
I
AO
S
DL
S
L
S
零
S
满
C
O
R
O
3.5
GND
0.1
0.2
–1.0
–1.0
–1.5
–2.0
–2.0
—
—
—
—
—
—
—
—
—
—
—
—
5.0
V
CC
V
CC
– 3.5
V
CC
– 0.1
V
CC
– 0.2
1.0
1.0
1.5
2.0
2.0
0.1
—
V
V
V
V
mA
最低位
最低位
最低位
最低位
F
REJ03D0883-0300 Rev.3.00 2008年3月25日
第3页8
M62392P/FP
I
2
C总线线路特性
项
SCL时钟频率
时间总线必须是自由的前一个新的传输开始
保持时间起始条件。
在此期间后，第一个时钟脉冲。
时钟的低周期
高周期的时钟的
为启动条件建立时间
（仅适用于重复启动条件）
数据保持时间
建立时间数据
上升SDA和SCL线时间
秋季SDA和SCL线时间
停止条件建立时间
注意：
符号
f
SCL
t
BUF
t
高清： STA
t
低
t
高
t
SU ： STA
t
高清： DAT
t
SU ： DAT
t
R
t
F
t
苏： STO
普通模式
民
最大
0
4.7
4.0
4.7
4.0
4.7
0
250
—
—
4.0
100
—
—
—
—
—
—
—
1000
300
—
单位
千赫
s
s
s
s
s
s
ns
ns
ns
s
发射器必须在内部提供至少保持时间弥合未定义区域（ 300 ns最大值）的坠落
SCL的边缘。
时序图
t
R
, t
F
t
BUF
V
IH
SDA
V
IL
t
高清： STA
t
苏： DAT
t
高清： DAT
t
SU ： STA
t
苏： STO
V
IH
SCL
V
IL
t
低
t
高
开始
开始
停止
开始
REJ03D0883-0300 Rev.3.00 2008年3月25日
第4页8
M62392P/FP
I
2
C总线格式
STA
从机地址
W
A
子地址
A
DAC数据
A
STP
数字数据格式
从机地址
第一次
1
0
0
1
A2
A1
LAST
A0
子地址
第一次
X
X
X
X
S3
S2
S1
LAST
S0
（从地址）
芯片选择数据
不关心
LAST
最低位
通道选择数据
DAC数据
第一次
最高位
D7
D6
D5
D4
D3
D2
D1
D0
（ 1 ）片选数据
最高位
A2
0
0
0
:
1
注意：
A1
0
0
1
:
1
最低位
A0
0
1
0
:
1
CS2
0
0
0
:
1
CS1
0
0
1
:
1
CS0
0
1
0
:
1
（ 2 ）通道选择数据
最高位
S3
0
0
0
:
1
1
1
:
1
S2
0
0
0
:
0
1
1
:
1
S1
0
0
1
:
1
0
0
:
1
最低位
S0
0
1
0
:
1
0
1
:
1
频道选择
不在乎
CH1选择
CH2选择
:
CH11选择
CH12选择
不在乎
:
不在乎
低3位（ A0，A1， A2），是一
可编程地址。这是IC
访问的，只有当低3位数据
从机地址与数据相吻合
CS0至CS2 。 （参考上表）
（3）的DAC数据
第一次
最高位
D7
0
0
0
0
:
1
1
D6
0
0
0
0
:
1
1
D5
0
0
0
0
:
1
1
D4
0
0
0
0
:
1
1
D3
0
0
0
0
:
1
1
D2
0
0
0
0
:
1
1
D1
0
0
1
1
:
1
1
LAST
最低位
D0
0
1
0
1
:
0
1
DAC输出
（ VrefU
VREFL ） / 256
×
1 + VREFL
（ VrefU
VREFL ） / 256
×
2 + VREFL
（ VrefU
VREFL ） / 256
×
3 + VREFL
（ VrefU
VREFL ） / 256
×
4 + VREFL
:
（ VrefU
VREFL ） / 256
×
255 + VREFL
VrefU
REJ03D0883-0300 Rev.3.00 2008年3月25日
第5页8
QQ：2880707522 复制
